扫码关注
高速线旁边铺地铜，间距太近反而会改变阻抗
高速板上有个很常见的习惯：空的地方尽量铺GND。看起来没毛病，回流路径更完整，屏蔽也更安心。
但问题是，有些工程师先按50Ω把高速线宽算好了，布完以后再把同层地铜铺到走线旁边，只留一个很小的Clearance。板子一回来，TDR却发现这一段阻抗往下掉。
这不是阻抗计算器算错了。你后面那层地铜，已经把原来的传输线结构改掉了。
外层50Ω线最常见的模型是Microstrip：信号线在表层，主要参考下一层完整GND。
如果同一层的GND铜皮离走线很远，它对阻抗影响很小；可当铜皮逐渐靠近，信号线两侧开始出现明显横向电场。
这时结构更接近Coplanar Waveguide with Ground。阻抗不再只由线宽、铜厚、介质厚度和Dk决定，旁边地铜的间距也变成关键参数。
在原线宽不变的情况下，近距离地铜通常会增加单位长度电容，使阻抗发生下降。于是设计端按50Ω Microstrip算，实际成品却可能变成更低的阻抗。
图1：同层地铜靠近走线后，一部分电场会终止在侧面GND上，传输线结构随之变化。
GND靠近信号确实有价值，比如缩小场扩散、降低与其他电路的耦合。RF里也大量使用共面波导结构。
但前提是：你一开始就把它当共面结构算。
最怕的是设计前半程按Microstrip，后半程又凭经验加地铜。这样线宽没有跟着重新求解，阻抗自然会变。
所以这里不是“该不该铺地”的争论，而是你到底设计的是哪一种Transmission Line。结构变了，模型就必须跟着变。
图2：侧面地铜会让高频电流进一步集中在走线边缘，改变损耗分布。
关键看同层地铜到走线的距离，以及走线到下方参考平面的距离。
如果信号线离下一层GND非常近，而侧面铜皮又比较远，主要电场仍然集中在上下方向，侧面地铜影响有限。
反过来，如果介质比较厚，侧面地铜又贴得很近，横向耦合就会明显增强。
这也是为什么所谓“3W规则”只能当经验起点，不能当阻抗公式。Altium公开的仿真结果也指出，所需Clearance会随着介质厚度、走线宽度和具体结构变化。
旁边GND铜皮不仅改变电场，还会改变高频电流在导体边缘的分布。
频率高以后，电流本来就有Skin Effect；如果场进一步集中在走线靠地铜的一侧，Current Crowding会更加明显。
对于高频RF板，如果外层还有ENIG等镍基表面处理，边缘电流密度和粗糙度带来的损耗会进一步体现出来。
所以“铺地以后阻抗能调回来”也不等于所有高频指标都自动更好，仍然要看Insertion Loss和整个频段的S参数。
图3：Microstrip与共面结构在高频下的损耗并不完全相同，结构和表面处理都会参与。
先决定传输线类型。要Microstrip，就给旁边铜皮留下足够且一致的Clearance；要GCPW，就从一开始把侧面地铜间距、via fence和线宽一起求解。
第二，别让同一根高速线一会儿旁边有地、一会儿又突然没有。哪怕两段都“差不多50Ω”，结构突变本身也会形成不连续。
第三，把板厂的真实Stackup放进场求解器。对于关键高速通道，再用TDR或S参数验证。
工程上真正需要避免的是：软件里先得到一个漂亮的50Ω数字，Layout完成后却悄悄把传输线结构改了。
声明：
本文由凡亿教育整理，转载请注明来源！
投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
![电子设计：数字滤波器分类及技术指标[学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/65/de739e62290b3c228508ca5d1a65c9.png)
