找到 “线” 相关内容 条
  • 全部
  • 默认排序

​随着软件版本的逐渐升级与优化,其增加的一些新功能我们也需要了解并且学会如何去使用。例如AD高版本中的自动布线的功能,对于我们的PCB布线起到非常大的帮助。

15460 0 0
AD如何使用强大的自动布线功能?

​做PCB设计过程中,在走线之前,一般我们会对自己要进行设计的项目进行叠层,根据厚度、基材、层数等信息进行计算阻抗

PCB设计为什么一般控制50欧姆阻抗

​端接电阻是用来实现阻抗匹配的。 什么是阻抗匹配,对于波形信号,在传输和使用的过程中会产生非线性阻抗,例如线路中存在电容或电感等非线性原件, 对于高频的信号不知道什么时候就会产生阻抗,此时就会影响信号的特性,频率或者能量都会改变,可以通过在电路中加入一种电阻控制电路的阻抗使之达到不影响信号,这种电阻就是端接电阻。端接电阻分为并行端接和串行端接两种

7178 0 0
 端接电阻的认识和放置

封装设计有许多处理方法: 采用以机械引线框设计封装本身 采用可布线的有机和陶瓷基板设计封装,这是一种PCB风格的设计流程 设计2.5D硅中介层、嵌入式桥和扇出型晶圆级封装(FOWLP)的混合设计流程 采用集成电路类设计流程设计具有硅穿孔(通常)的3D集成电路

行业洞察 I SiP的前世今生(三):如何规划与构建?

​怎么样等间距的复制很多过孔?怎么带网络的复制走线?又或者是怎么样把元件的位号及网络从当前的这个PCB调用到另一个PCB板中呢?PCB设计当中经常会遇到这些问题,可以使用特殊粘贴也可以称为智能粘贴法来实现。

 AD智能粘贴的命令如何使用?

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。下面是在SigXplorer里面搭建了一个串扰的仿真链路,黄色部分就是得到的信号之间的串扰分析结果。

Cadence Allegro 17.2怎么避免信号之间的串扰问题(布线耦合系数分析)

反射(reflection)和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样,都是信号在传输线上的回波现象。此时信号功率没有全部传输到负载处,有一部分被反射回来现象。

Cadence Allegro 17.2 新的反射流程让信号反射仿真分析更加便捷高效

​​我们绘制原理图时,经常需要将连线以电源或地符号结束来完成电源或地线的连接。

电源和地符号的添加

Floating允许进行悬浮连接,可以实现在任意两点之间连线

添加Floating连线

线是一组具有相同名称的信号线的总称,主要功能是在原理图中表示相同信号名称之间数据的连接。

3542 0 0
总线的绘制与编辑