扫码关注
- 全部
- 默认排序
说起来这个坑，当年把我坑惨了。那时候做一块12层的服务器主板，主芯片下方的电源层被结构件挤了，没办法只能在电源层挖了个大洞让位。结果调试的时候，电源纹波怎么测都不对，折腾了快两周才找到原因。其实很多硬件工程师在做PCB的时候，对电源层完整性
数字电路中，同步开关噪声（SSN）是电源纹波飙升的元凶。当大量输出驱动器同时翻转，瞬态电流在电源平面激起剧烈电压波动，轻则逻辑误判，重则系统崩溃。去耦电容的布局，绝非随意摆放，而是有公式可循的系统工程。一、SSN为何让纹波失控当芯片I/O同
纹波超标，换大电容没用，减小电感也没用。真正的罪魁祸首，往往藏在ESR这个参数里。1、纹波的两大来源DCDC输出纹波由两部分组成：电容充放电引起的电压波动，和ESR上的压降。很多人只关注容值，却忽略了ESR产生的压降直接叠加在纹波上。公式很
多相电源跑满负载后，某一相电感烫手，另一相却冷冷清清。这不是玄学，是均流失衡。但锅该甩给相位交错，还是电感选型？答案可能出乎你意料。先给结论：电感选型和PCB布局背大锅，相位交错是无辜的。相位交错本身是降低纹波的精妙设计。N相系统中各相错开
磁珠选型，很多人只盯着100MHz标称阻抗看。结果阻抗是够了，电源却开始振荡、纹波炸裂。问题不在磁珠本身，在你选错了类型。陷阱一：用“瘦高型”磁珠滤电源磁珠阻抗曲线分两种。"瘦高型"在窄频点阻抗极高，但频带很窄，适合信号线去谐波。电源噪声是
万用表量VREF，3.3V纹丝不动。但ADC采样值依然上下乱窜。很多人卡在这里，以为是参考电压的锅，其实真正的凶手藏在你看不到的地方。1、真相：万用表骗了你万用表只能测直流平均值，高频纹波完全看不见。用示波器一抓，VREF上可能叠着几十mV
辐射发射超标，套磁环是最常见的"急救操作"。但一个又一个往上加，频谱纹丝不动，问题出在哪？1、磁环只治一种病磁环的本质是共模扼流圈，只对共模电流有效，对差模噪声几乎无感。套了没效果，无非两种可能：一是超标根源是差模噪声，比如电源纹波、信号沿
很多工程师在PI仿真时面对一个灵魂拷问——电容加到多少个才算够？答案不是拍脑袋，而是让仿真告诉你。1、纹波从哪来？芯片输出级的MOS管在切换瞬间，上下管会短暂同时导通，产生30到100mA的尖峰电流。这股电流撞上电源线的寄生电感，电压就被拉
前阵子有个学员跟我诉苦：他按教科书设计的 LLC 电源，满载效率 96% 轻松达成，一接轻载——5% 负载率——波形直接疯了：频率飘到 200 kHz，纹波从 100 mV 蹿到 500 mV，耳朵边还嗡嗡响。调了两周换了 3 批磁性元件，
做开关电源最容易遇到一种情况：原理图看着没问题，芯片手册也照着抄了，输出电容还加了不少，可示波器一测，纹波还是高。更烦的是，换一块板子、换一种探头接法，波形又变了。这个时候别急着怀疑芯片，也别一上来就堆电容。很多电源纹波问题，真正的根不在“
