扫码关注
- 全部
- 默认排序
我们在调试单片机程序时，经常会需要查看某个变量或数组的值，一般情况下，可以通过“Add xxx to Watch”来查看，或直接查看内存。但有时候，比如ADC采样时，单纯的看变量值不太直观，如果能查看整个数组的波形变化就非常方便了。查看波形的方式有很多种，通过串口传输到上位机查看《串口波形显示软件
(1) 为啥开始看SystemVue原因是因为，在用ADS中的DF进行仿真的时候，出现了一些问题。比如说，以下噪底抬升的问题。在仿真的时候，我更改了一下FFTSIZE的设置。原来，我设置的是16，也就是打算让ADC采样2^16=65536个点的。但是，在排查其他问题的时候，我把FFTSIZE改成18
(1)问题的起因，是因为我更改了一下FFTSIZE的设置。原来，我设置的是16，也就是打算让ADC采样2^16=65536个点的。但是，在排查其他问题的时候，我把FFTSIZE改成18了。然后，就出现了下面这种情况，也就是信号那边抬上来了。要是把code的数据，导入到VisualAnalog，看AD
在高频电路中，地线不再是“安全等电位体”，而是潜在的干扰发射源。如果工程师遇见PCB板上的地线干扰，要及时处理。1. 星型接地法单一参考点：所有模拟/数字地汇聚到电源入口点，避免“地环路”电流。实战案例：ADC采样电路中，将传感器地、运放地
关于读者一个采样的问题
回答读者一个关于采样的疑问。（我只能说这是我写的东西没有好好学习）这是一个典型的混叠（aliasing）现象。你用 45 MHz 采样频率去采一个 21.19 MHz 的信号，表面上满足奈奎斯特采样定理（采样率 > 2 × 信号频率），但实际上仍然可能出现“看似多余”的频谱分量，其原因是有很多种的，
资深硬件工程师的实战避坑指南，四种方案对比与选型决策一、电源层分割：工程师的必修课与常见痛点在高速PCB设计中，电源层分割可能是最让工程师头疼的问题之一。你是不是也遇到过这样的场景：精心设计的板子，上电后模拟电路部分噪声超标，ADC采样值跳
说起来，串并转换这玩意儿搞硬件的基本上都会碰到。不管是你在调Serdes接口，还是接LVDS屏，或者做高速ADC采样，串并转换都是绕不开的一环。最近好几个朋友问我，说项目里到底该用哪种方式来实现串并转换，是直接用移位寄存器，还是上LUT查表
万用表量VREF，3.3V纹丝不动。但ADC采样值依然上下乱窜。很多人卡在这里，以为是参考电压的锅，其实真正的凶手藏在你看不到的地方。1、真相：万用表骗了你万用表只能测直流平均值，高频纹波完全看不见。用示波器一抓，VREF上可能叠着几十mV
