扫码关注
输入电压没变，ADC采样瞬间为何会下陷？
ADC输入并非永远高阻，采样窗口会向信号源索取一小包电荷
采样开关闭合时，ADC内部采样电容要被充到输入电压。若信号源阻抗较高或驱动带宽不足，这个电荷脉冲会在输入节点形成短促下陷，并可能在采样窗口结束前来不及建立。
给ADC输入一个稳定直流，普通万用表读数不动，示波器慢时基也很平。把触发对准采样时钟后，输入脚却在每个采样瞬间下陷一下；源电阻越大，转换码偏差越明显。这里不是输入信号自己变了，而是ADC在采样窗口给内部电容充电。
很多数据表把ADC输入写成高阻，初学者便以为它不会取电流。高阻描述的是平均或静态条件，开关电容前端仍会产生瞬态电荷需求。本文只讲这条充电路径，以及怎样用源阻单变量对照证明建立时间是否够。
采样开关闭合时，ADC脚发生了什么？
采样保持电路由开关、采样电容和缓冲或转换核心组成。采样阶段开关闭合，电容跟随输入充电；保持阶段开关断开，电容上的电压在转换期间尽量不变。
如果上一次采样电压和这一次不同，采样电容就需要补充或释放电荷。电荷来自外部信号源，经过驱动器输出阻抗、串联电阻、走线和开关导通电阻到达电容。
图1 开关电容ADC的真实采样与积分结构
为什么高源阻会把瞬态变成误差？
采样电容和总串联阻抗形成RC充电过程。阻抗越大，节点恢复到目标电压所需时间越长；采样窗口若先结束，电容留下的就不是目标电压，而是尚未建立完成的值。
这类误差在直流输入上也会出现，所以不能只用“信号频率很低”排除。关键是每次采样事件的时间尺度，以及内部电容从前一个电压跳到新电压需要多少电荷。
图2 外部源阻、采样开关与内部电容的充电路径
判断ADC输入能否直接驱动，要看采集窗口内的动态建立，不只看静态输入电阻。
输入旁边的小电容是帮忙还是添乱？
ADC脚附近的小电容可以作为本地电荷库，在采样瞬间提供一部分电流，让较远的信号源不必直接承担全部尖峰。它与串联电阻还会形成低通，帮助隔离开关回冲。
但电容太大或串联电阻太大，会拖慢通道切换后的建立；多路复用ADC尤其要留意前一通道残留。元件值必须和采样率、通道切换、驱动器稳定性一起核对。
· 本地电容：靠近ADC脚，回路短，负责瞬态电荷。
· 串联电阻：限制回冲并与电容成滤波器，但会增加建立时间。
· 驱动器：要能稳定驱动目标电容负载，并在窗口内恢复。
示波器应该钩在哪个节点？触发源选采样时钟、转换开始信号或可对应采样事件的GPIO。一个通道测ADC脚，另一个通道测驱动器输出，探头使用短地弹簧，避免长地线把高频尖峰放大。
若驱动器输出稳定而ADC脚有短促下陷，说明串联网络和采样电容在本地交换电荷；若两个节点都明显下陷，驱动器输出能力或供电回路也要进入排查。
图3 采样时钟与ADC输入下陷、恢复的对齐波形
怎样只改源阻完成一次验证？固定输入电压、采样率、通道、布局和输入电容，只把源电阻换成较小值，或临时加入合适的缓冲器。记录ADC脚下陷幅度、恢复时间和转换码变化。
若源阻降低后下陷更快恢复、码值更接近稳定结果，就能把证据落到充电路径。若变化不明显，再检查参考源、地回路、时钟串扰和输入共模范围，避免把第二条失效链硬塞进同一结论。
1. 锁定采样事件用时钟或转换信号触发。
2. 缩短测量回路在ADC脚直接观察建立。
3. 只改源阻比较下陷、恢复和转换码。
图4 驱动器、源阻与ADC输入测试点
稳定直流也要在采样窗口里重新建立ADC输入的平均电流很小，不代表采样瞬间没有电荷交换。内部电容、外部源阻和采集窗口共同决定了最终采到哪个电压。
最有效的动作是固定一切只降低源阻，再看ADC脚的下陷和恢复。你的误差更容易在高源阻、快速采样，还是多路切换后出现？
你的ADC误差更容易在高源阻、快速采样，还是多路切换后出现？
