USB信号需要创建差分对2.电源输入的滤波电容应该靠近输入管脚（4脚）放置3.优先晶振走线，靠近IC放置，走类差分形式，并包地处理，晶振下面不要走线4.器件摆放尽量对齐处理后期把线连通，等长完后在进行评审

在做PCB设计时，为了满足某一组所有信号线的总长度满足在一个公差范围内，通常要使用蛇形走线将总长度较短的信号线绕到与组内最长的信号线长度公差范围内，这个用蛇形走线绕长信号线的处理过程，就是俗称的PCB信号等长处理。如图6-59示。图6-59

​当用户设置好了匹配长度网络组规则后，在进行长度匹配时，有时会受到布线空间的限制，这时就需要通过蛇形走线来达到我们的匹配长度要求。

注意差分对内等长凸起高度不能超过线距的两倍2.变压器需要挖空所有层处理3.焊盘里面不要出现多余的线头4.电容靠近管脚摆放，均匀分配5.变压器挖空里面尽量不要走线6.注意tx分组少信号线7.焊盘要开窗处理，要不然不能进行上锡焊接，后期自己处理

还存在飞线，注意电源信号处理：差分打孔换层的过孔两边注意添加地过孔，缩短回流路径：注意差分对内等长误差为5MIL：差分组跟组不用等长，组内等长就可以了：单端信号的TX RX需要组内等长，没有设置：自己后期去设置下组内等长，在拉等长。以上评审

差分对内等长误差控制在+-5mil打在散热焊盘的过孔正反面都要开窗处理走线不要穿过电容电阻，并且确认这个走线是否满足载流。

晶振需要走内差分形式2.测试点不要放在过孔上面3.差分对内等长误差为5mil4.走线未完全连接，存在开路5.走线不要从小器件中间穿，后期维修容易造成短路

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.反馈一般以一根10mil的线连接到输出滤波电容之后3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊；pcb上

未创建TX和RX的class，分别等长误差100mil2.时钟信号要进行连通并包地处理3.焊盘出现需要优化一下4.变压器所有层需要挖空处理5.差分对内等长误差5mil6.差分出线要尽量耦合7.没有添加差分对的class8.pcb上存在多处开

差分线对内等长误差5mil，同一组差分误差5mil规则要分开进行设置，后期自己处理一下2.焊盘出线不要走直角3.差分对内等长尽量在不耦合处进行等长4.注意器件摆放不要超出板框5.差分走线要耦合走，后期自己优化一下6.后期自己在地平面铺铜，把