- 全部
- 默认排序
还存在开路报错,自己检查修改下:电感当前层的内部注意放置挖空区域:注意主干道器件需要整体中心对齐,都没 对齐:根据电流输出方向,电容按照先大后小的顺序布局,布局有问题:器件丝印位号没有放置整齐,要不在板外,要不就丝印重叠或者丝印覆盖焊盘了,
注意电容输入需要按照先大后小进行摆放2.电感所在层的内部需要挖空处理3.存在多处开路4.模块复用后需要自己对铜皮赋予网络,重新铺铜,否则会存在无网络铜皮,造成开路5.走线需要连接到焊盘中心6.除了散热过孔,其他的都需要盖油处理7.后期需要在
TF:注意数据线包地处理:SIM:数据线包地处理,用地线隔开:其他的没问题了 。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/it
时钟信号等长错误数据线分组却少网络等长绕线太丑,信号流向尽量顺畅以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s
注意差分走线要尽量耦合走线2.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊3.走线尽量不要从小器件中间穿,后期容易短路4.此处尽量电容靠近管脚摆放5.差分需要进行对内等长,误差5mil6.RX和TX需要分别创建等长进行等
存在无网络过孔,短路了2.输出过孔要打在最后一下滤波电容的后面3.过孔不要上焊盘4.电感下面尽量不要放置器件和走线5.存在多处开路和drc报错,后期自己处理一下6.注意走线需要连接到焊盘中心,此处需要优化一下7.相同网络的走线和铜皮未进行连
1、外壳地和GND底层铺铜没有分割2、外壳地与GND之间距离需要2mm以上3、跨接区域需要多打孔,外壳地这边也需要多打孔4、多处孤岛铜皮和尖岬铜皮5、差分布线不耦合6、差分换层需要旁边打过孔7、多余过孔没有删除8、电源走线需要加粗走线9、焊
1.相邻电感应朝不同方向放置,不能同方向布局2.走线和铜皮没有连接,3.走线应从焊盘中间出线。4.电感挖空铺铜应该挖空整个丝印位置内部。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助
1SDRAM注意数据线等长存在报错2DDR注意差分出线呀尽量耦合2.差分线对内等长处理不当,锯齿状等长不能超过线距的两倍3.差分要设置对内等长误差5mil4.滤波电容尽量保证一个管脚一个,靠近管脚摆放5.注意电源管脚扇孔走线需要加粗以上评审
布线应从焊盘的长方向出线,避免从宽方向和四角出线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?spm=a1z10