为了减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持阻抗的匹配。单端信号线的具体阻抗取决于它的线宽尺寸以及与参考平面之间的相对位置。特定阻抗要求的差分对间的线宽/线距则取决于选择的PCB叠层结构。由于最小线宽和最小线

网口差分需要进行对内等长，误差5mil2.差分走线要尽量耦合3.差分走线可以在进行一下优化4.时钟信号需要单独包地处理5.电容尽量靠近管脚摆放6.此处走线尽量与焊盘同宽，拉出来再进行加粗，加粗尽量渐变，不要突然变很大7.中间可以多打过孔进行

答：我们对于高速信号传输，比如差分信号、一组总线传输，都需要对其进行时序等长处理，在16.6版本以上，Allegro软件推出了自动等长的功能，在空间足够的情况下，是可以采用自动等长的功能，省去手动绕等长的时间，具体操作步骤如下所示：

设计时需要去查看对应走线的长度，但是其走线并不是设置差分等长的走线。遇到这种情况需要如何去查看对应的走线呢？

PADS软件如何让差分信号保持完美耦合

注意差分对内等长凸起高度不能超过线距的两倍差分尽量哪里不耦合就在哪里绕，尽量不要在中间绕蛇形2.差分出线需要耦合，后期自己调整一下3.走线尽量不要有锐角，后期自己优化一下4.时钟信号需要包地处理，并在地线上打孔，建议50-100mil一个以

晶振和差分包地，地线上尽量多打地过孔2.此处尖钾铜皮尽量挖空处理3.RS232的升压电容走线需要加粗SD卡数据线需要进行等长处理，误差300mil

差分对内等长绕线不符合规范差分对布线线宽不一致，会导致阻抗不一致多个器件没有布局布线内层电源和地没有铜皮，导致电源和地都是开路变压器前后电源线宽不一致，变压器除差分外所有走线加粗到20mil时钟信号没有布线，应包地打孔连接rx，tx应建立等

差分对内等长凸起高度不能超过线距的两倍2.器件摆放注意中心对齐处理3.USB差分对内等长误差5mil4.后期自己优化一下走线5.此处电源尽量铺铜处理，满足载流6.注意在负片层添加网络，进行连接，GND层也一样的处理方式7.差分出线要尽量耦合

差分出线要尽量耦合2.差分对内等长凸起高度不鞥超过线距的两倍3.此处可顶层连通，无需打孔4.变压器需要所有层挖空处理5.时钟信号包地需要打上过孔，注意走地线需要连接过孔，不然会出现天线效应以上评审报告来源于凡亿教育90天高速PCB特训班作业