找到 “出线” 相关内容 条
  • 全部
  • 默认排序

走线尽量从焊盘中心出线,避免造成开路2.差分出线要尽量耦合3.注意布局需要满足原理图规范4.注意确认此处是否满足载流5.电容尽量一个管脚一个,靠近摆放6.走线尽量不要从小器件中心穿,后期容易造成短路7.晶振尽量包地处理8.存在多处开路过孔不

90天全能特训班20期 AD-小脚冰凉-控制板

1.相邻电感应朝不同方向放置,不能同方向布局2.走线和铜皮没有连接,3.走线应从焊盘中间出线。4.电感挖空铺铜应该挖空整个丝印位置内部。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助

90天全能特训班19期-卢同学-第一次作业-DCDC模块的PCB设计-作业评审

这个封装有问题,去库里把焊盘上的铜皮删掉就可以铺铜不要有直角锐角有没连接的线不要有sub线头不要从焊盘侧面出线dcdc要单点接地这里不要打孔,从芯片下面回流散热过孔背面也要开窗处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需

90 0 0
PCB Layout 2024-03-19 17:25:15
5路 DCDC作业作业评审

这里可以这样出线差分对内等长误差不满足这个差分没另一边也要包地以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?sp

224 0 0
PCB Layout 2023-12-19 17:01:15
AD-xiaohao-第四次作业-USB2.0/USB3.0/TYPE-C作业评审

这里走线不满足载流这里器件摆放顺序不对这个L1应该摆放在C2的后面与C2连接,而且只有一个过孔不满足载流散热过孔应该两面开窗处理焊盘出线不要从侧面出线这里C13应该是从最后一个电容拉一根反馈线连接而不是铺铜电感下面的铜皮需要挖空处理以上评审

336 0 0
90天特训班全能18期AD楠_作业_TPS54550_DC_DC作业评审

1.过孔应该打到最后一个电容后放。2.布线尽量避免在焊盘内拐弯、四角出线。3.焊盘出线不要从长方向出线,电容靠芯片太近照成器件干涉。4.电容应靠近管脚放置。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以

90天全能特训班19期-Damon-Allegro第二次作业PMU模块-作业评审

差分对内等长误差5mil2.未添加TR和RX的class3.包地要在地线上 打过孔4.器件干涉5.差分出线要尽量耦合6.时钟信号需要包地处理,并且打上地过孔7.pcb上存在两处开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需

90天全能特训班17期AD-江-百兆网口-作业评审

芯片出线不要从管脚中间出差分对内不等长,误差应该控制在+-5mil变压器下面所有层都要挖空处理这个差分出线不耦合这两个电阻应该调换一下位置这个VGA布局的时候要采用一字形或者L形布局,RGB信号之间的安全距离一般设置20mil,需要包地处理

834 0 0
DM642开发板-ZXT 作业评审

注意电源输出部分的器件整体按照中心对齐放置:器件布局注意整体的中心对齐性,调整下:此处焊盘扇孔走到其他焊盘上了:此处地直接铺铜连接上,同网络的焊盘不能直接从中间拉出连接:信号走线宽度不要随意改变:焊盘出线注意不能直接从中心拉出,要从焊盘左右

PADS-全能21期-康斯坦丁-第一次作业-dc模块的pcb设计

相同网络的铜皮和走线没有连接在一起,后期自己调整一下铜皮属性重新铺铜2.走线未从焊盘中心出线,存在开路3.存在短路4.贴片器件焊盘需要放置top层,后期自己重新处理一下5.电感所在层的内部需要挖空处理6.pcb上存在多处DRC,后期自己更改

90天全能特训班17期 AD -等时光嘉许 -DCDC