差分对内等长误差5mil


2.未添加TR和RX的class

3.包地要在地线上 打过孔

4.器件干涉

5.差分出线要尽量耦合

6.时钟信号需要包地处理,并且打上地过孔

7.pcb上存在两处开路

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。