差分对内等长误差5mil


2.未添加TR和RX的class

3.包地要在地线上 打过孔

4.器件干涉

5.差分出线要尽量耦合

6.时钟信号需要包地处理,并且打上地过孔

7.pcb上存在两处开路

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:

差分对内等长误差5mil


2.未添加TR和RX的class

3.包地要在地线上 打过孔

4.器件干涉

5.差分出线要尽量耦合

6.时钟信号需要包地处理,并且打上地过孔

7.pcb上存在两处开路

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
