扫码关注
一句话答案
PI 设计目标是 PDN 阻抗低于目标阻抗 Ztarget：Ztarget = V×ripple% / Imax；去耦电容按频率分工：大电容低频、小电容高频，配合平面电容；仿真看 PDN 阻抗曲线是否全频段低于目标。
本文概述
PI 是电源设计进阶，面试常考：PDN 阻抗怎么算、去耦电容怎么选、平面电容、目标阻抗。回答要现场算 Ztarget 并讲去耦策略。
核心要点
目标阻抗 Ztarget = V×ripple% / Imax，PDN 阻抗要全频段低于这个值
去耦电容分工：电解/钽电容低频（<1MHz）、陶瓷电容中频、平面电容高频
电容自谐振频率：超过后呈感性，所以不同容值配合
PI 仿真看 PDN 阻抗曲线，从 DC 到 100MHz 都低于 Ztarget
去耦电容靠近芯片电源脚，回路电感小
面试官：一个 3.3V、1A 的电源，要求纹波 <3%，PDN 目标阻抗多少？
面试官考察点
这是 PI 基础题。面试官看你是否会算 Ztarget、是否理解去耦。重点听：公式、去耦分工。
回答思路
现场算 Ztarget，讲去耦策略，讲仿真。
参考回答
算目标阻抗。
Ztarget = V × ripple% / Imap
= 3.3V × 3% / 1A
= 99mΩ
PDN 阻抗从 DC 到高频都要 <99mΩ。
去耦电容分工。
| 电容类型 | 容值 | 覆盖频率 | 位置 |
|---|---|---|---|
| 电解/钽电容 | 100~1000μF | <100kHz | 板上电源入口 |
| 陶瓷电容 | 10μF | 100k~10MHz | 芯片附近 |
| 陶瓷电容 | 0.1μF | 1~100MHz | 紧贴电源脚 |
| 平面电容 | nF 级 | >100MHz | 电源地平面 |
为什么多容值。每个电容有自谐振频率（SRF），超过后 ESL 让它呈感性。小电容 SRF 高、大电容低，组合覆盖宽频带。
仿真。
在 SIwave/Ansys 里建 PDN 模型；
输入去耦电容值和位置；
仿真 PDN 阻抗频率曲线；
看曲线是否全频段低于 Ztarget；
不达标加电容或换低 ESL 电容。
Layout。
去耦电容离芯片电源脚越近越好；
过孔短而粗，回路电感小；
电源地平面完整，提供平面电容。
面试官可能追问
追问 1：Ztarget 为什么用纹波%算？
PDN 上电流变化产生压降 ΔV = I×Z。要求 ΔV/V < 纹波%，所以 Ztarget = V×ripple%/I。
追问 2：为什么小电容高频好？
小电容 ESL 小，自谐振频率高。0.1μF 0402 约 10MHz 谐振，10μF 约 1MHz。
追问 3：去耦电容越多越好？
不是。关键是阻抗曲线达标。多了增加成本和面积。
追问 4：平面电容是什么？
电源平面和地平面之间形成的电容，介质薄（0.1mm）时达 nF 级，覆盖高频。
追问 5：PI 和 SI 区别？
PI 是电源完整性（供电噪声/纹波），SI 是信号完整性（信号质量）。PI 不好 SI 也不好。
常见失分表达
✗ PDN 随便加电容 — 不算法和仿真，不知道阻抗达标没。
✗ 只放 0.1μF — 低频大电流响应不够，纹波大。
✗ 电容离芯片很远 — 引线电感大，高频不起作用。
准备动作
1
现场算一个 Ztarget
2
看一张 PDN 阻抗曲线
3
准备一个 PDN 阻抗不达标的整改案例
4
了解去耦电容自谐振频率和 ESL
核心关键词
PDN目标阻抗去耦电容自谐振频率平面电容PI仿真
