找到 “dcdc” 相关内容 条
  • 全部
  • 默认排序

做电源调试的工程师们,是不是总遇到一些 “玄学” 问题?上电稳压正常、阶跃切换也没问题,偏偏连续工作温升后,一卸负载电压直接冲保护关机?最近调试双向 dcdc 时就碰到了这个典型问题,今天把避坑思路全拆透,从现象到定位再到解决,一步不落讲清楚,帮你少走弯路!✨诡异现象:低温正常,温升就 “罢工”刚拿

开关电源温升后就失压?这个器件温漂坑 90% 的工程师都踩过!

dcdc转换器因高效率被广泛应用,但开关节点(SW)的振铃现象易引发电磁干扰(EMI)和元件过热。本文从寄生参数、PCB布局及电路设计角度,简述吸收振铃的实用方法。1、振铃的产生原因开关节点振铃本质是寄生电感(L)与寄生电容(C)构成的LC

DCDC开关节点振铃怎么吸收?

做硬件设计,电源是绕不开的话题。不管你画什么板子,总得给芯片供电。很多人会用dcdc芯片,照着参考电路画,能跑就行。但你真的理解背后的原理吗?为什么有的用Buck,有的用Boost?电感怎么选?开关频率高了会怎样?这些问题搞不明白,遇到问题

DCDC 电源拓扑详解,硬件电源基础干货

做 DC-DC 变换器设计的工程师,没人能绕开 LLC 拓扑!它凭零电压开通(ZVS)一招鲜,把开关损耗砍到近乎为零,让电源效率和功率密度直接拉满,妥妥的高性能电源设计 “香饽饽”。但一提 LLC 设计,不少人就头大:谐振腔参数咋定?增益曲线看不懂?K 值 Q 值选不对?比起 Buck、Boost

别再被 LLC 电源设计难住!从原理到实操,一文吃透不踩坑

记得刚入行那会儿,做一个dcdc降压模块,原理图改了三版,参数调了一周,结果上电一测——纹波200多mV,远超规格的50mV。芯片换了三个,电感换了五六款,示波器都快被我折腾坏了。最后发现,问题根本不在器件选型,就出在输入电容离IC那2cm

PCB上这几个电源布局细节,90%的工程师都踩过坑

十分钟画一个Buck电路,面试官看的不是速度,是你脑子里有没有完整的设计框架。第一分钟:先把拓扑画出来芯片型号脱口而出,比如TPS5430。输入电容、电感、续流二极管、输出电容、反馈电阻分压网络,先把骨架搭起来。第三分钟:关键参数写上去输入

面试现场画DCDC,十分钟你能画出什么?

上周五晚上十点,群里有个兄弟发了张示波器截图——12V转5V的dcdc,纹波直接飙到120mV。紧接着就是一套"标准操作":换大电容、加LC滤波、改布局,折腾到凌晨两点,问题依旧。最后换了个探头再测,纹波只有18mV,完全正常。这事儿说出来

电源纹波测不准?八成是探头用错了

前几天面试了一个小伙子,简历上写着3年硬件工程师经验。问了他几个基础问题:LDO和dcdc的区别、电源纹波的测量方法、PCB设计时要注意哪些信号完整性问题。他答得磕磕绊绊,好几个问题都答不到点子上。说实话,这种简历我见过不少。干的时间不短,

同样入行硬件3年,差距是怎么拉开的?

纹波超标,换大电容没用,减小电感也没用。真正的罪魁祸首,往往藏在ESR这个参数里。1、纹波的两大来源dcdc输出纹波由两部分组成:电容充放电引起的电压波动,和ESR上的压降。很多人只关注容值,却忽略了ESR产生的压降直接叠加在纹波上。公式很

DCDC纹波压不住?先查查ESR选对没有

有个朋友用GaN做车载DC-DC,效率上去了,结果EMI炸穿。他第一反应是GaN器件有问题,想换供应商。我让他把板子发过来,一眼就找到问题所在——PCB layout。这不是个案。我见过太多工程师把GaN当成"升级版MOSFET"来用,结果

124 0 0
GaN器件上车,PCB至少改3处,别拿MOSFET的思维去layout