百度搜只有cadence可以创建

用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstXnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX

部分网络在原理图设计时需要添加串阻等器件进行信号阻抗匹配，此时，需要将串联器件2端网络进行关联，以方便等长规则设置。1）执行菜单命令命令“设置-电气网络”，打开对应的电气网络对话框，如图5-144所示。图5-144“电气网络”菜单命令2）在

一个学习信号完整性仿真的layout工程师做layout工程师都知道差分等长规则的设置，但可能有的不了解Xnet的设置，因为在我们平常的layout中发现，其实在电阻或者电容的另一端的走线是特别短的，如果要求没那么严格，也就不需要设置Xne

答：所谓的Xnet，是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。在实际设计情况中，我们需要对这种进行Xnet的设置，方便进行时序等长的设计，一般信号传输要求都是信号的传输总长度达到要求，而不是分段信号等长，这时采用Xnet就可以非常方便的实现这一功能，在Allegro软件中添加Xnet的具体步骤如下所示：

所谓的Xnet，是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。在实际设计情况中，我们需要对这种进行Xnet的设置，方便进行时序等长的设计，一般信号传输要求都是信号的传输总长度达到要求，而不是分段信号等长，这时采用Xnet就可以非常方便的实现这一功能，在Allegro软件中添加Xnet的具体步骤如下所示：第一步，执行菜单命令Analyze-Model Assigment，进行模型的指定，如图5-112所示； 图5-11

PADS Xnet关联网络的添加