- 全部
- 默认排序
画完原理图导入网表后,发现PCB封装里的引脚号顺序和原理图完全对不上,引脚定义全错位。不少人直接在PCB里飞线改连接,反而埋下长期隐患,按分层处理逻辑走,就能快速稳妥解决问题。1. 先锁定错位的根源先导出原理图BOM和网表,和封装库的引脚清
老师,我c10的1脚2脚,分别与u2的1,3脚连,一个在底层,一个在顶层,如果我把焊盘重合起来,连线的话也是打孔吗这样子摆放,不能打在焊盘上吧,都先拉出来打是吧
画完原理图导入网表后,发现PCB封装里的引脚号顺序和原理图完全对不上,引脚定义全错位。不少人直接在PCB里飞线改连接,反而埋下长期隐患,按分层处理逻辑走,就能快速稳妥解决问题。1. 先锁定错位的根源先导出原理图BOM和网表,和封装库的引脚清
老师,我c10的1脚2脚,分别与u2的1,3脚连,一个在底层,一个在顶层,如果我把焊盘重合起来,连线的话也是打孔吗这样子摆放,不能打在焊盘上吧,都先拉出来打是吧