扫码关注
- 全部
- 默认排序
硬件工程师求职时，简历上的项目经历是关键加分项。选对项目，能让简历在众多竞争者中脱颖而出。1、高速信号处理项目参与过DDR、PCIE等高速信号处理项目，是简历的“黄金招牌”。例如，负责设计一款基于DDR4的高速存储板，通过精准控制信号走线长
在PCB工程师面试尾声，主动提问是展现专业素养与职业进取心的关键环节。以下问题设计兼顾技术深度与行业视野，助你脱颖而出。一、聚焦技术前沿可问：“贵司在高速PCB设计领域，是否已应用最新IPC标准（如PCIE6.0/DDR5）？”或“针对56
在DDR5与PCIE5.0高速接口设计领域，Allegro凭借其技术优势成为行业默认工具，这背后是多重技术特性的支撑。1、信号完整性分析的深度集成DDR5的6.4Gbps数据速率和PCIE5.0的32GT/s信号速率，对信号完整性提出严苛要
GND铜皮铺满了整层板，DRC一跑却提示网络未连接。铜皮明明盖上去了，为什么还是不算连上？问题大概率出在热焊盘连接方式上。1、根源：热焊盘把路堵死了AD默认的焊盘与铜皮连接方式是Thermal RelIEf，也就是十字花焊盘。这种方式只用四
说起来，上拉和下拉电阻大概是电路设计里最基础的东西了。谁不知道加个10k电阻把引脚拉高或者拉低呢？但有意思的是，恰恰是这些看起来简单的电阻，让不少工程师栽了跟头。我这些年revIEw过的原理图，少说也有几百份了，发现有些错误反复出现，今天就
雷击浪涌的防护
1、电子设备雷击浪涌抗扰度试验标准电子设备雷击浪涌抗扰度试验的国家标准为GB/T17626.5（等同于国际标准IEC61000-4-5 ）。标准主要是模拟间接雷击产生的各种情况： （1）雷电击中外部线路，有大量电流流入外部线路或接地电阻，因而产生的干扰电压。 （2）间接雷击（如云层间或云层内的雷
PCIE 5.0的端到端链路损耗预算仅36dB@16GHz，比4.0的28dB@8GHz严苛得多。当设计余量不足时，工程师面临一个灵魂拷问：砸钱换板材，还是加Retimer芯片？先看损耗都花在哪？一条典型PCIE 5.0 x16链路，CPU
我是老温，一名热爱学习的嵌入式工程师关注我，一起变得更加优秀！大家好，今天分享一篇关于Code RevIEw相关的文章，希望给大家一些启发。通过在工作/面试中做Code RevIEw的过程，有一些自己认为错误的实践分享出来，也欢迎大家来一起讨论。一、什么时候都一定要做Code RevIEwCode
胜宏科技绑定英伟达核心供应链，AI算力板订单锁定至2027年导语当英伟达发布RTX Spark超级芯片全面进军AI PC市场时，其PCB供应链的"隐形冠军"再度成为市场焦点。胜宏科技作为英伟达TIEr1核心供应商，占据Rubin整机PCB
小弟在github上下载了一个开源项目，但是其中的.brd文件无法打开，提示信息如下this design is corrupted.it may have been copIEd form a different architecture using ASCII code;copy using b
