扫码关注
- 全部
- 默认排序
普通寄存器只打一边沿，DDR数据为何会丢一半？一个时钟周期要输出D1和D2两份数据，可靠做法是使用IOB中的ODDR专用资源，而不是让普通寄存器跨两个边沿拼接 接口时钟100MHz，需求却是每个周期送出两位数据。RTL若只在posedge里
case少写default，为何综合出锁存器？组合逻辑没有覆盖所有输入情况，综合器只能替你记住旧值 在组合逻辑always块里，某个输出若只在if为真时赋值，条件为假时就没有新值。为了满足“保持原值”的行为，综合器会推断电平敏感锁存器；问题
时序原本通过，加上时钟不确定度为何违例？时钟不确定度没有制造新延迟，它只是收回了原先虚构的理想裕量 未设置时钟不确定度时，STA默认发起沿和捕获沿比实际更理想。加入抖动、偏斜和建模余量后，setup与hold检查都会收紧。新违例暴露的是原来
状态机编码没错，输出为何还会冒窄脉冲？状态机的状态序列正确，不代表由状态位和输入组合译码出的外部控制信号没有传播延迟毛刺 功能仿真里状态转移完全正确，板上外部使能却偶发冒出几纳秒窄脉冲。下游器件如果把它当异步控制，哪怕脉冲远小于一个时钟周期
MIG系统时钟和参考时钟为何不能混用？MIG配置界面把System Clock和Reference Clock分开，并不是同一个时钟的两种叫法。系统时钟服务于控制器和内部时钟生成，参考时钟则给延迟校准等专用资源提供基准；它们对频率、缓冲类型
JTAG下载成功，FPGA断电后为何又空了？以常见SRAM型FPGA为例，JTAG把SOF配置送入片内配置SRAM，下载完成后逻辑会立即运行，但这些配置位依赖供电保存。断电后SRAM清空，下次上电若没有外部配置存储器、启动模式或有效镜像，器
用与门关时钟，为何会多出窄脉冲？把clk与enable直接相与，仿真低速看着能停钟，上板后却可能多出窄脉冲或偶发状态错乱。核心原因是：enable若在clk高电平期间变化，组合门输出会立即截断或开启半个周期。普通LUT不属于低偏斜时钟资源，
8月28日，湖南凡亿智邦电子科技有限公司（以下简称“凡亿教育”）与湖南至芯开源科技有限责任公司（以下简称“至芯科技”）举行合作签约仪式，双方正式签署合作协议。双方相关负责人及团队成员参加签约活动，并围绕电子信息产业发展、专业技术人才培养及未
多位总线各打两拍，数据仍可能拼错单比特异步信号常用两级触发器降低亚稳态向后传播的概率，于是有人把8位、16位总线的每一位都各打两拍。仿真里数据能过去，上板后却偶尔出现从未发送过的组合值。两级同步器解决的是单个采样点的亚稳态传播，不会保证多位
组合逻辑少写一个敏感信号，仿真结果就会失真组合逻辑表达式没写错，综合报告也没有锁存器，RTL仿真里输出却会莫名保持旧值：某个输入变化后毫无反应，等另一个信号动一下才一起更新。这里常见的根因不是门级电路有记忆，而是组合always块漏写了敏感
