找到 “ADC同步策略” 相关内容 条
  • 全部
  • 默认排序

其实我们对 DAQ 的要求是既要,又要,还要,但是物理的限制是,这个不行,那个不能,其实 DAQ设计 就是这样平衡或者是妥协的艺术。我敢写是因为有 TI 的一篇文章打底,而且在我的研究中确实发现是这样的用的,其实就是在使用了 FPGA 里面的时钟缓冲器。其次就是尽量在允许的范围内是多使用 MCU,M

从ADS127L11 看多路 Σ-Δ ADC同步策略