找到 “等长规则” 相关内容 条
  • 全部
  • 默认排序

多个过孔没有网络过孔全都要打到电路的最后一个器件后方差分对尽量单对包地打孔处理电源不要包地,不要做多余处理差分对内长度误差5mil,设置对内等长规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接

161 0 0
Allaegro-弟子计划-程静—USB3.0模块作业

一组等长,只有一个个添加不上去规则,这个要怎么设置呀?老师,一组等长,只有一个添加不上去规则,这个要怎么设置呀?

等长约束规则里显示的网络长度和网络属性里的长度为什么不一致,怎么才能让它们一致

单对差分对包地50-100mil打孔差分信号走线换层在旁边打回流地过孔同层连接多余打孔多处飞线未连接差分对内长度误差5mil,设置对内等长规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

162 0 0
Allaegro-弟子计划-程静—type-c模块作业

差分走线尽量耦合差分应建立对内等长规则控制对内等长5mil误差范围变压器除差分对以外所有走线加粗到15mil以上晶振布线应走类差分形式芯片主电源输入走线应加粗过孔到焊盘应保持一定间距,不要靠的太近以太网芯片到CPU的RX、TX信号线要分别建

201 0 0
Allaegro-弟子计划-袁鹏——第八次——千兆网口模块

差分需要耦合走线,重新拉下进焊盘:注意信号加粗要拉出焊盘之后再去加粗走线:差分对内等长误差 为5MIL: TX并未设置等长组等长:RX虽然分组,但未设置等长规则:注意RX TX都要设置等长组并且等长规则 再去拉等长,自己再去优化下。以上评审

AD-全能20期- AD李磊—第六次作业百兆网口 ETH

1.器件摆放重叠,应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则,差分对内

90天全能特训班20期-行人-第3次作业 RJ45模块作业

部分网络在原理图设计时需要添加串阻等器件进行信号阻抗匹配,此时,需要将串联器件2端网络进行关联,以方便等长规则设置。1)执行菜单命令命令“设置-电气网络”,打开对应的电气网络对话框,如图5-144所示。图5-144“电气网络”菜单命令2)在

1090 0 0
Xnet关联网络