扫码关注
硬件工程师面试：ADC输入端RC滤波怎么设计？采样电容、源阻抗和建立时间如何兼顾？
一、参考回答
ADC前端的RC网络通常同时承担抗混叠滤波、抑制高频噪声和隔离采样瞬态电流的作用，但不能只按目标截止频率计算R和C。尤其是SAR ADC，内部采样开关导通时，采样电容需要在有限的采集时间内充到足够接近输入电压；外部源阻抗、串联电阻、滤波电容和ADC内部采样网络会共同决定建立时间。如果RC时间常数过大，采样电容可能来不及充电，表现为增益误差、码值偏差，甚至输入通道切换后残留上一个通道的电压。设计时应先确定信号带宽、采样率、ADC分辨率和允许误差，再根据数据手册的输入模型、采集时间和驱动能力选R、C；如果信号源阻抗较高或采样速率较快，可能需要增加运放缓冲，而不是一味减小电容。
二、回答时要讲清楚的关键点
先明确模拟信号的有效带宽和采样率。RC低通的截止频率要兼顾抗混叠需求与信号带宽，不能把截止频率压得过低而造成幅值和相位失真。
把传感器输出阻抗、串联限流电阻、外部滤波电容和ADC内部采样电容一起考虑。外部电容可以提供局部电荷，但也会改变驱动放大器看到的负载。
检查采集时间tACQ是否足以让输入节点建立到目标精度。高分辨率ADC对建立误差更敏感，不能只凭RC截止频率判断电路可用。
根据器件手册验证运放的输出稳定性、驱动容性负载能力、压摆率和带宽；滤波电容常优先考虑低介质吸收、低失真的介质类型，并关注布局回流。
三、工程判断对照
不要只用fc=1/(2πRC)就宣布ADC前端设计完成。这个公式只能说明理想一阶RC的截止频率，不能代替SAR采样电容的动态建立分析；多通道切换时还要检查通道间串扰和残留电荷。
如果ADC采样率提高一倍后，低频直流测量也开始出现偏差，你会先检查滤波器截止频率，还是先检查ADC采集时间、源阻抗和采样电容充电过程？
技术资料：TI：Driving a SAR ADC Directly Without a Front-End Buffer Circuit；TI Precision Hub：Driving ADC Inputs的源阻抗与建立时间
