扫码关注
FANYI / EMC电磁兼容 / INTERVIEW 04
某控制板在时钟频率的倍频点出现辐射骚扰超标。面试官不希望只听“加个磁珠”，而是要你解释时钟线边沿、电流回路、反射和源端串联阻尼之间的关系。
面试先给结论
源端串联电阻与输出阻抗一起接近传输线特性阻抗时，可减小反射引起的过冲、振铃和部分高频谐波，从而改善某些EMI问题。但阻值需要结合驱动能力、走线拓扑和接收时序确认，并非所有时钟都固定用22Ω。
01先排查真实辐射源
在EMC结果中找出超标频点是否与晶振、MCU时钟或其倍频相关，并固定测试时钟、线束和工作状态。再用近场探头定位可能的激励区域，但近场最大点不自动代表最终远场辐射源。
02为什么源端电阻有机会改善
当驱动输出阻抗偏低、互连存在反射时，源端电阻可降低回波反射幅度并抑制部分边沿振铃，从而降低高频频谱分量。它也会使边沿变慢；如果阻值过大，可能导致阈值通过时间增加、时序裕量下降或波形畸变。
03位置与阻值怎么确定
阻尼电阻通常靠近输出驱动端，而不是随意放在远端连接器。根据输出电阻、走线特性阻抗、负载和边沿时间估算，再比较如0Ω、22Ω、33Ω等几个候选工况的时域波形及辐射谱差异。注意这些数值是实验候选，不是通用标准。
04验证不能只看一张频谱图
整改前后保持相同测试布置，记录超标频点、峰值、测量极化与线束位置；同时示波器检查接收端的过冲、欠冲、上升下降时间和setup/hold。频谱改善了但接口误码增加，仍然不是合格方案。
面试中常见失分点
把“时钟22Ω”当作通用规则，不检查负载端时序。
电阻放在接收端，却按源端匹配原理解释其效果。
面试官可能继续追问
如果加33Ω后EMI降低但SPI开始出现随机通信错误，你怎样继续调整？
