扫码关注
AC耦合电容串在TX和RX之间隔直流，容值按协议定（PCIe一般100nF、SATA 10nF），靠近发送端放；它引入阻抗不连续，容值过小会衰减低频、过大封装寄生又恶化高频，仿真时必须把电容SPICE模型一起建进去。
本文概述
PCIe、SATA、USB3、10G Ethernet这些高速串行协议都用AC耦合电容隔直流。PCB仿真面试常考这个看似小器件的影响——它不是一个"电容"那么简单，封装寄生会在高频下引起谐振和阻抗不连续。面试官想听的是你懂不懂AC耦合的作用、容值怎么按协议定、为什么位置和封装重要、以及仿真时怎么建模。本文从AC耦合作用讲起，覆盖容值选择、位置（靠近TX/RX）、封装寄生对回损影响、仿真建模，并强调按协议和数据手册选，不套固定值。
核心要点
AC耦合作用：串在TX/RX之间隔直流，让两端各自设共模电压
容值：按协议定——PCIe 100nF、SATA 10nF、USB3 100nF量级，不能随便换
位置：靠近发送端（TX）放，短桩线减小 stub 效应
封装：0201/0402等小封装寄生小，高频回损好；大封装谐振峰多
影响：电容自身引入阻抗不连续，容值小则低频衰减、封装大则高频谐振
仿真：必须把电容SPICE/S参数模型一起建进链路，不能理想电容
面试官考察点
考察点拆解
面试官问AC耦合电容，重点考察：第一，为什么要用AC耦合；第二，容值怎么按协议定；第三，位置和封装为什么影响高频；第四，仿真怎么建模。
追问方向：容值怎么选、为什么靠近TX、电容自谐振、仿真为什么不能理想。
回答思路
答题主线
建议按"AC耦合作用 → 容值选择 → 位置封装 → 影响 → 仿真建模"来答。
先讲作用：隔直流、设共模。
讲容值：按协议。
讲位置和封装。
讲仿真：模型不能理想。
参考回答
我先讲高速串行链路为什么要AC耦合电容，再讲怎么选。
第一，作用。PCIe、SATA、USB3.0/3.1、10G-KR这些串行链路是AC耦合的：TX和RX之间串一颗电容，隔断直流。原因是：
TX和RX各自设自己的共模电压，不需要相互共地参考；
避免直流偏置在两端固定，链路更鲁棒；
交流信号（数据跳变）能通过电容，直流分量被滤掉。
第二，容值怎么选。容值由协议规定，不是工程随意选：
| 协议 | 典型AC耦合容值 |
|---|---|
| PCIe Gen1/2/3 | 100nF |
| SATA | 10nF |
| USB 3.0/3.1 | 100nF |
| 10G-KR/XAUI | 100nF（典型） |
容值影响低频截止频率：容值太小会衰减低频（长连0/连1），容值太大封装寄生变大。协议规定的容值已经平衡了低频和封装寄生。
第三，位置为什么靠近TX。电容放在靠近TX发送端，目的是让电容到TX的短桩线（stub）尽量短。stub长了会在高频引起谐振和回损。如果放在靠近RX，电容到TX的走线中间就有电容，stub效应更明显。
第四，封装寄生。实际电容不是理想电容：
0402/0201封装有引脚电感和等效串联电感ESL；
超过自谐振频率后电容呈感性，变成电感，失去隔直作用；
小封装（0201）ESL小，高频性能好，高速设计优先0201；
大封装谐振峰多，回损差。
第五，对链路的影响。
插入损耗：电容本身增加一点IL，但主要影响在阻抗不连续；
回波损耗（回损）：电容处阻抗突变，引起反射。自谐振频率附近回损最差；
低频衰减：容值小截止频率高，长连0/1会漂移共模。
第六，仿真建模。做SI仿真时，AC耦合电容不能用理想电容模型，必须用：
厂家提供的SPICE模型（含ESL/ESR）或S参数；
把电容模型连同PCB焊盘、短桩一起建进通道；
看回损在自谐振附近的峰谷，确认不落在信号主要能量频段。
