扫码关注
本文概述
ADC采样精度是嵌入式面试中的高频问题，直接关系到测量类产品的性能指标。本文从硬件和软件两个维度，系统讲解ADC精度提升的完整方法体系，涵盖参考电压选型、采样时间配置、前端滤波、多通道扫描、校准算法、误差分析等核心知识点。
核心要点速览
12位ADC理想LSB为Vref/4096，3.3V参考时约0.8mV
采样时间越长，对高阻信号的采样精度越高
硬件RC滤波+软件平均滤波是最常用的精度提升组合
ADC自校准可消除偏移误差和增益误差
源阻抗、参考电压噪声、地弹是三大误差来源
面试真题
面试官问：你用STM32做过ADC采集吗？采样精度不够的时候你是怎么处理的？从硬件和软件两个方面说一下。
面试官考察点
这道题考察候选人对ADC原理理解的深度和实际项目经验。只会调用HAL库函数的人只能说出"多采几次取平均"，而有经验的工程师能从参考电压、采样时间、输入阻抗、PCB布局、软件滤波、校准算法等多个角度系统性回答。面试官特别关注候选人是否理解误差来源，以及解决问题的思路是否有条理。
回答思路：ADC精度提升七步法
优化参考电压
ADC精度的天花板是参考电压（Vref+）的精度和稳定度。内部参考电压温漂大（典型±2%），高精度应用应使用外部基准源如REF3033（0.2%精度）或REF5030（0.05%精度）。Vref引脚必须加100nF陶瓷电容去耦，布局上尽量靠近芯片引脚。
合理配置采样时间
ADC采样阶段本质是对内部采样电容充电，当信号源阻抗较大时，充电时间不足会导致采样值偏低。应根据信号源阻抗选择足够长的采样时间。STM32的采样时间有多个档位可选（1.5/7.5/13.5/28.5/41.5/55.5/71.5/239.5个周期），高阻输入选长采样时间。
前端模拟滤波
ADC输入引脚前加RC低通滤波，电阻1k-10kΩ，电容10nF-1μF，根据信号带宽选择截止频率。电阻值不能太大，否则影响采样时间。快速变化的信号可加运放做缓冲，降低源阻抗。
PCB布局优化
模拟信号走线远离数字信号和电源走线，模拟地和数字地单点连接。Vref+走线短而粗，下方有完整的模拟地平面。ADC输入走线不要走在电源平面上方，避免耦合噪声。
软件滤波处理
最简单的是多次采样取算术平均，建议16次或32次，可提高信噪比约4倍（12位ADC取16次平均等效约14位）。对脉冲干扰用中值滤波更有效。也可结合滑动平均或IIR滤波实现平滑输出。
ADC校准
STM32部分型号支持硬件自校准（HAL_ADCEx_Calibration_Start），可消除偏移误差。对更高精度要求，可做两点校准：测量两个已知精确电压（如地和参考电压），计算偏移和增益修正系数，在应用中实时修正。
降低系统噪声
采样期间关闭高电流外设（如电机驱动、射频发射）减少电源噪声。使用DMA连续采样避免CPU干预引入的时序抖动。对温漂敏感的应用，可通过内部温度传感器做温度补偿。
面试官可能追问的问题
不对。过采样提高精度的前提是噪声足够且为白噪声，每增加4倍采样位数只能提高1位有效精度，32次是4的2.5次方，理论上最多提高约2.5位。实际还要受参考电压精度、非线性误差等限制，不可能无限提高。
会的，尤其是前一个通道电压高、后一个通道电压低或输入阻抗不同的情况。解决方法是增加采样时间、在两次转换之间加采样时间、或者对每个通道多次采样取后面稳定的值。
超过Vref+会被钳位到满量程值，但如果超过引脚的绝对最大额定值（通常是VDD+0.3V）可能损坏芯片。实际应用中输入端应加钳位二极管或分压电路做输入保护。
ENOB（Effective Number of Bits）表示实际能达到的有效精度，受噪声和失真限制，通常低于标称分辨率。计算公式为ENOB = (SINAD - 1.76) / 6.02，其中SINAD是信纳比。一个12位ADC的ENOB可能只有10位左右。
容易失分的表达
"精度不够就多采几次平均嘛"——只有这一个方法，暴露知识单一
认为采样时间越短越好，不理解采样时间和精度的关系
"参考电压不就是电源电压吗"——混淆Vref和VDD
把分辨率和精度混为一谈，说12位ADC就有12位精度
面试前准备动作
推导一下12位ADC的LSB计算，理解分辨率和精度的区别
准备一个你做过的ADC采样项目，梳理从硬件到软件的全流程优化方案
了解ADC的主要误差参数：偏移误差、增益误差、微分非线性、积分非线性
动手算过采样：要达到14位有效精度需要多少次采样
核心关键词
STM32 ADC、ADC采样精度、参考电压、采样时间、ADC校准、过采样、ENOB有效位数、软件滤波、模拟前端设计、ADC输入阻抗、嵌入式面试、单片机面试
