扫码关注
核心要点速览
铺铜的主要作用是提供低阻抗地路径、改善回流、降低辐射
地过孔间距太大会导致地平面阻抗升高，影响屏蔽效果
孤岛铜皮没有接地的话，反而可能成为接收和辐射天线
高速信号下方的铺铜完整度直接影响信号质量和EMI
铺铜不是越多越好，不恰当的铺铜会带来负面效果
面试题
面试官问：PCB上大面积铺铜对EMC有什么影响？你在设计中是怎么处理铺铜和接地的？
面试官考察点
是否理解铺铜对EMC的正面和负面影响
是否知道地过孔间距的设计依据
是否了解孤岛铜皮的危害和处理方法
是否有实际EMC测试整改经验
是否能从回流路径角度分析问题
回答思路
第一，先讲铺铜对EMC的正面作用
第一，铺铜提供了低阻抗的接地路径，减小了地回路的阻抗，从而降低了共模辐射。地平面越完整、接地过孔越密，地阻抗越低。
第二，铺铜为高速信号提供了连续的参考平面，保证信号回流路径最短，减少了回流环路面积，也就降低了辐射发射。这是铺铜对信号完整性和EMC最核心的贡献。
第三，表层铺铜可以起到一定的屏蔽作用，减少板内信号对外辐射，也减少外部干扰对板内信号的耦合。
第四，良好的铺铜和接地过孔设计可以提升ESD抗扰能力，静电放电电流能快速导入地平面，不容易耦合到敏感信号。
第二，再讲铺铜不当带来的负面问题
第一，孤岛铜皮问题。如果一块铜皮没有良好接地，或者只有很少的过孔连接主地，这块铜皮就像一个接收和辐射天线，反而会增加EMI问题。
第二，铺铜分割问题。如果地平面被走线或开槽分割得支离破碎，信号回流被迫绕路，回路面积增大，辐射反而增加。
第三，长条形铜皮问题。细长的铜皮在特定频率下会谐振，变成效率很高的辐射天线，尤其是当铜皮长度接近1/4波长时。
第四，不当的数字地和模拟地分割。如果分割后数字信号的回流路径跨越了分割沟，反而会产生更大的辐射和干扰。
第三，接地过孔的设计原则
接地过孔的间距设计需要考虑频率。经验做法是过孔间距不大于信号最高频率对应波长的1/20，这样才能保证地平面的有效屏蔽作用。
举个例子，如果信号最高频率是100MHz，波长大约是1.5米（FR4介质中约缩短到约1米），1/20波长就是50mm，所以过孔间距控制在50mm以内比较好。
实际设计中，普通数字板地过孔间距一般100到200mil（约2.5到5mm）就够了。靠近接口、晶振、高速连接器的区域要加密。
板边的地过孔要更密一些，形成类似围墙的结构，减少板边辐射。接口周围也建议打一圈接地过孔。
第四，铺铜设计的实操建议
第一，尽量保证地平面的完整性，尤其是高速信号下方，不要随意开槽和分割。
第二，孤岛铜皮能去掉就去掉，或者通过多个过孔良好接地。很多EDA软件有自动删除孤岛铜皮的功能。
第三，晶振、时钟芯片下方的铺铜要特别注意，这些是强辐射源，下方要有完整地平面，周围多打接地过孔。
第四，接口附近的铺铜要考虑ESD路径，确保静电放电电流有通畅的泄放路径，不经过敏感电路区域。
第五，数模混合电路中，地平面是否分割要谨慎。大多数情况下，统一地平面+合理分区布局比分隔地平面效果更好。
第五，结合实际整改经验举例
可以举一个真实的整改案例，比如之前做过一块工业控制板，辐射发射在200MHz附近超标，排查后发现是板边有一块细长的孤岛铜皮，长度刚好和该频率的1/4波长接近，形成了谐振辐射。把这块孤岛铜皮通过增加接地过孔连接到主地后，辐射降下去了8dB，通过了测试。
常见追问
接地过孔间距怎么计算？有没有经验数值？
孤岛铜皮为什么会增加辐射？怎么处理？
数字地和模拟地应该分割还是统一？什么情况下分割？
晶振下方的铺铜和过孔应该怎么设计？
接口附近的铺铜和地过孔有什么特殊要求？
失分表达
避免这样说：
"铺铜越多越好，全铺铜EMC就好"——忽略了铺铜不当的负面影响
"孤岛铜皮无所谓，不影响"——不了解天线效应
"地过孔随便打打就行"——没有设计依据
准备动作
理解地平面阻抗和频率、过孔间距的关系
记住1/20波长的过孔间距经验值，会做简单计算
准备一个铺铜相关的EMC整改案例，有具体数值更好
理解孤岛铜皮、长条形铜皮的谐振原理
了解数模混合电路接地策略的不同观点和适用场景
核心关键词
PCB铺铜、地平面完整性、接地过孔间距、孤岛铜皮、辐射发射、信号回流路径、EMC整改、地平面屏蔽、1/20波长规则
