什么是PLL（锁相环）？

简单来说，输入时钟的存在是作为“参考源”。锁相环不是为了单纯产⽣同频同相信号，⽽是⼀般集成进某种“频 率综合电路”，产⽣⼀个不同频，但锁相的信号。 有点绕，打个比⽅：某参考晶振10Mhz，频率综合器A使⽤该参考源产⽣了900Mhz时钟，⽽频率综合器B产⽣ 了1Ghz时钟。虽然两路频率不同，但由于使⽤的通⼀个参考源，他们俩仍然是同源信号。相反，如果不同源， 那么即便同频他们也不可能⼀致，因为世界上没有两个钟能做到完全⼀样，总有微弱的频差，导致相位飘移。 在很多现实应⽤中有要求同源时钟的场合，所以，锁相环被⼴泛应⽤。锁相环的另外⼀项衍⽣应⽤是相⼲解 调，可以⾃⼰查查相关资料。