什么是PLL(锁相环)?

浏览量:228
时间: 2023-11-21 11:33:05

简单来说,输入时钟的存在是作为参考源。锁相环不是为了单纯产⽣同频同相信号,⽽是⼀般集成进某种频 率综合电路,产⽣⼀个不同频,但锁相的信号。 有点绕,打个比⽅:某参考晶振10Mhz,频率综合器A使⽤该参考源产⽣了900Mhz时钟,⽽频率综合器B产⽣ 了1Ghz时钟。虽然两路频率不同,但由于使⽤的通⼀个参考源,他们俩仍然是同源信号。相反,如果不同源, 那么即便同频他们也不可能⼀致,因为世界上没有两个钟能做到完全⼀样,总有微弱的频差,导致相位飘移。 在很多现实应⽤中有要求同源时钟的场合,所以,锁相环被⼴泛应⽤。锁相环的另外⼀项衍⽣应⽤是相⼲解 调,可以⾃⼰查查相关资料。 

image.png


声明:本网站所收集的部分公开资料来源于互联网,转载的目的在于传递更多信息及用于网络分享,并不代表本站赞同其观点和对其真实性负责,也不构成任何其他建议。仅供学习交流使用,不构成商业目的。版权归原作者所有,如果您发现网站上有侵犯您的知识产权的作品,请与我们取得联系,我们会及时删除。侵权投诉
相关推荐HOT
开班信息