0
收藏
微博
微信
复制链接

启云方EDA-叠层结构的选择及阻抗控制

2026-11-12 10:55
27

启云方EDA-叠层结构的选择及阻抗控制

为了保证产品的性能和稳定性,PCB设计部分相当关键。

为了保证RK3288有更高的表现性能,推荐使用6层及以上的PCB叠层结构设计。铜厚建议采用1OZ,以改善PCB的散热性能。

1 叠层结构的选择

如图3-1所示,此处列出了常用的6层叠层结构。一般来说,考虑到信号屏蔽等因素,优先选择方案一,同时考虑到布线难度问题,可以选择方案二作为层叠结构。

图3-1  常用的6层叠层结构

图3-1  常用的6层叠层结构

方案一为了避免破坏平衡造成板子压合翘曲,尽量铺铜或减小PWR04铺铜面积,使其对称平衡。

2 阻抗控制

一般来说,MID设计当中存在以下几种阻抗控制要求。

(1)单端信号布线控制50W阻抗。

(2)Wi-Fi天线、隔层参考50W阻抗。

(3)HDMI、LVDS等差分布线控制100W阻抗。

(4)USB及USB HUB下游端口的差分布线按90W阻抗控制。

综合阻抗计算方法及叠层要求,进行如下阻抗设计。

(1)方案一,采用TOP、GND02、ART03、PWR04、GND05、BOTTOM叠层结构,阻抗设计要求如表3-1所示。

表3-1  方案一的叠层阻抗设计要求

单 端 阻 抗



层线宽/mil阻抗/Ω精    度参  考  层
L1/L64.550±10%L2/L5
L34.050±10%L2/L4
L115.7550±10%L3
差 分 阻 抗



层线宽/mil阻抗/Ω精    度参  考  层
L1/L65.0/7.090±10%L2/L5
L35.0/5.090±10%L2/L4
L1/L64.5/5.5100±10%L2/L5
L34.0/15.0100±10%L2/L4

(2)方案二,采用TOP、GND02、ART03、ART04、PWR05、BOTTOM叠层结构,阻抗设计要求如表3-2所示。

表3-2  方案二的叠层阻抗设计要求

单 端 阻 抗



层线宽/mil阻抗/Ω精    度参  考  层
L1/L64.550±10%L2/L5
L3/L44.050±10%L2/L4
L115.7550±10%L3
差 分 阻 抗



层线宽/mil阻抗/Ω精    度参  考  层
L1/L65.0/7.090±10%L2/L5
L3/L45.0/5.090±10%L2/L4
L1/L64.5/5.5100±10%L2/L5
L3/L44.0/15.0100±10%L2/L4


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿教育

凡亿教育打通了“人才培养+人才输送”的闭环,致力于做电子工程师的梦工厂,打造“真正有就业保障的电子工程师职业教育平台”。帮助电子人快速成长,实现升职加薪。 为了满足学员多样化学习需求,凡亿教育课程开设了硬件、PCB、仿真、电源、EMC、FPGA、电机、嵌入式、单片机、物联网、人工智能等多门主流学科。

开班信息