扫码关注
找到 “高速数字” 相关内容 条
- 全部
- 默认排序
在现代电子设计领域，信号完整性（简称SI） 是一个关键概念，尤其在高速数字电路和高速通信中尤为重要。简单来说，信号完整性指的是信号从发送端传输到接收端过程中的质量和准确性保持情况。它保证信号不会因为传输过程中的干扰、失真或衰减而发生错误，从
499 0 0
谈串扰，所有人第一反应是拉大间距。但在高速数字电路中，相邻层走线的相对方向，对串扰的影响远超间距。这个被忽视的变量，才是真正的幕后推手。1、平行比正交多出多少串扰2、当相邻层走线平行时，电场耦合面积最大，互感最强，近端串扰可达信号幅度的15
534 0 0
总线信号完整性是高速数字设计的命门。终端电阻选并联还是串联，直接决定信号质量与功耗。而肖特基二极管，正在成为传统电阻方案的强劲对手。1、并联终端：简单但费电在接收端并联电阻到地，使输入阻抗等于传输线特征阻抗Z0，反射被完全吸收。信号以满幅度
499 0 0
很多新手画 PCB 时，一看到“地线”两个字，就下意识把它加粗，觉得越粗越稳、越粗越抗干扰。低速电源板里，这个做法有时问题不大；但到了高速数字电路、射频接口、DDR、USB、以太网、AI硬件板卡里，地线盲目加粗不一定有用，还可能破坏回流路径
492 0 0
凡亿电路阻抗控制设计流程：从仿真到Layout的完整方案凡亿电路PCB阻抗控制设计仿真与测试工作场景在高速数字电路和射频电路设计中，阻抗控制直接关系到信号完整性和产品可靠性。阻抗不匹配会导致信号反射、振铃、误码等问题，严重时可能造成系统无法
189 0 0
1742 0 0
文库
《高速数字设计》英文版
1284 0 0
1483 0 0
751 0 0
文库
《高速数字设计》
55 0 0
