- 全部
- 默认排序
在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说,我们在等长的时候经常会提到X-NET,利用X-NET功能我们能够很快的计算多点拓扑结构等长长度,并且还能够计算数据组等长误差,很是方便,但是我发现在给很多学员教学的过程中,很多人不清楚这个功能的使用,那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。
差分出线要尽量耦合2.差分对内等长凸起高度不鞥超过线距的两倍3.此处可顶层连通,无需打孔4.变压器需要所有层挖空处理5.时钟信号包地需要打上过孔,注意走地线需要连接过孔,不然会出现天线效应以上评审报告来源于凡亿教育90天高速PCB特训班作业
电感所在层的中间需要挖空处理2.反馈线走10mil即可3.过孔需要开窗处理,然后底层需要开窗进行扇热4.注意铜皮需要优化一下5.相同网络的铜皮和走线没有连接上,后期自己更改一下铜皮属性设置以上评审报告来源于凡亿教育90天高速PCB特训班作业
差分对内等长误差5mil2.晶振需要包地处理3.SD卡信号线需要等长处理,误差300mil4.滤波电容靠近管脚放置,保证一个管脚一个以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:
电感所在层的内部需要挖空2.此处为电源输入输出,主干道建议铺铜处理3.此滤波电容需要靠近管脚放置以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taoba
差分对内等长误差超过+-5mil这里走线要优化一下这个cc1线不要比焊盘宽可以拉出后在加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.c
第三次作业
rx和tx之间要用gnd间隔差分对内等长误差大于+-5mil变压器旁边的线宽要大于20mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.
还有地网络并未处理,还有飞线:对应器件就近管脚放置:过孔数量根据载流大小计算下个数,再加2-4个过孔的裕量就可以了:底层器件尽量整体中心对齐放置:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或