敷铜完整性的要求如图5-208与5-209所示，设计上保证主控下方敷铜的完整性及连续性，能够提供良好的信号回流路径，改善信号传输质量，提高产品的稳定性，同时也可以改善铜皮的散热性能。

我们在进行PCB设计的时候，为了方便我们查看网络连接或者是方便我们进行设计，就会想要让某个铜皮又或者是整个PCB设计中的所有铜皮进行隐藏。

差分信号尽量包地包完全：此处上述一致原因，可以优化：此处电源信号的铜皮尽量优化宽一点，不然整体的铜皮载流量是从最窄处计算的：差分对内需要做等长处理，误差胃5MIL：此对差分没有做等长处理：其他的没什么问题。以上评审报告来源于凡亿教育90天高

多处飞线没有连接铺铜尽量用动态铜皮电源输出路径铺铜加宽载流，按原理图顺序放置封装反馈路径应连接到电路最后端，走线即可主输出和反馈信号正确示范一路dcdc电路地信号连接通，在芯片下方打孔接地相邻电路电感应朝不同方向垂直放置问题很多，需要认真改

电源打了几个孔需要再顶层铺铜进行连接，或者走线连接2.电源在底层铺一块铜皮进行连接3.这个电源走一根20mil的线就足够了4.地网络直接打孔在底层铺整版铜，不用进行走线连接5.过孔没有网络6.器件摆放干涉，摆放器件时最好把丝印层打开以上评审

主干道尽量呈一字型布局2.电感所在层的内部需要挖空处理3.此处铜皮完全断开了，后期自己调整一下布局，重新铺铜4.反馈线10mil即可5.此处应该先进电容在经过电感转换成另一个网络6.走线尽量不要有锐角7.散热过孔需要开窗处理8.存在开路，后

Allegro经常导出STP文件后。用Catia无法打开是怎么回事？要不就是丢失部分铜皮。

当对allegro软件PCB层叠结构进行设置的时候，某一层可以设置为plane或者conduct，平面层和走线层。但是我发现无论是设置成plane还是conduct,这一层都可以走线，手动铺铜皮，edit-split creat这样去灌铜进行铜皮分割。既然这样，那么设置层的时候，plane和cond

电源铜皮尽量铺工整一点，并且加宽铜皮宽度满足载流大小：此电源输入主干道通道比较长，建议是否可以调整布局，缩短主干道路径：输出主干道是否可以加宽铜皮宽度：反馈信号直接走线连接，不要打孔连接电源平面：5V电源有这种瓶颈的地方，自己优化加宽：模拟