扫码关注
- 全部
- 默认排序
很多人以为嵌入式工程师就是专注写代码，让智能设备运行。但真实的职场日常，远不止如此。技术工作：想象 vs 现实你以为：精通C语言和电路，就能解决所有问题。实际上：大量时间花在查芯片手册、调试硬件故障（如信号误差）和阅读他人封装好的复杂代码上
想必你有这样的经历吧，在选芯片时总是犹豫TTL芯片还是CMOS芯片，前者像“油老虎”却跑得快，后者像“节能车”但提速慢，这两类如何选？今天开讲！1. 供电电压：5V固定 vs 3-18V自由TTL：必须5V供电（误差±0.5V），电压波动大
在高速PCB设计中，差分对等长控制是确保信号完整性的核心环节。但实际布线中，因器件布局、过孔、绕线等因素，等长误差常超出规范要求，或许你可试试Allegro工具中的相位延迟补偿技术。一、差分对等长误差的根源物理长度偏差：布线路径不对称、过孔
在高速PCB设计中，差分对等长控制是确保信号完整性的核心环节。但实际布线中，因器件布局、过孔、绕线等因素，等长误差常超出规范要求。误区1：过度追求绝对等长问题：忽略导线材质、板层、环境温度等因素对时延的影响。解决方案：根据信号速率设置合理误
在软件使用过程中通常需要英制单位和公制单位进行切换；PCB制造商通常对设计文件有特定的单位要求；在团队协作中，不同成员可能习惯使用不同的单位制（英制或者公制），单位换算可以确保设计文件的准确性、兼容性和可制造性。通过合理的单位换算，可以避免设计误差、满足制造要求，并提高团队协作效率。因此，单位换算是
硬件工程师的作品集是求职的“敲门砖”，选对板子能大幅提升竞争力。1、高速信号验证板华为、中兴等供应链企业急需掌握DDR4/PCIe等高速信号设计的工程师。作品集里放一块6层DDR4核心板，时钟≥800MHz，等长误差≤20mil，眼图张开度
差分对等长控制是高速PCB设计的关键环节，直接影响信号完整性和系统稳定性。然而，实际布线中常因多种因素导致等长误差超标。本文将结合PADS Router功能，介绍如何将差分对等长误差控制在5mil以内。1、误差来源分析差分对等长误差主要源于
你选了一颗120dB CMRR的运放，实测却只有34dB。问题不在运放，在那几颗1%的电阻上。1、1%电阻，CMRR直接塌到34dB根据经典公式，仅由电阻失配决定的CMRR为：CMRR(R) ≈ (1+G) / (4×δ)其中G为差模增益，
16位ADC读出来只有12位的效果，问题不在ADC，在你选的那颗运放。建立时间差一截，精度丢一截，这是模拟前端最隐蔽的坑。1、建立时间是什么？运放输出从阶跃信号开始，到进入规定误差带（如0.1%或0.01%）所需的时间。注意，0.01%的建
很多工程师把电容摆对了，却在反馈电阻上栽了跟头。LDO输出不稳、噪声超标，问题往往就出在这两颗小电阻上。1、靠近芯片，没有第二个选项反馈引脚是LDO最敏感的节点。它连接着误差放大器的输入端，任何引入的噪声都会被直接放大。实测数据很残酷：反馈
