扫码关注
16位ADC读出来只有12位的效果，问题不在ADC，在你选的那颗运放。建立时间差一截，精度丢一截，这是模拟前端最隐蔽的坑。
1、建立时间是什么？
运放输出从阶跃信号开始，到进入规定误差带（如0.1%或0.01%）所需的时间。注意，0.01%的建立时间可能是0.1%的30倍以上，不是线性关系。
2、差多少？看数据！
以OPA300驱动4V阶跃信号为例：
1MSPS的ADC采样周期仅1μs，运放建立时间必须小于1/3周期，约330ns。OPA300刚好够用，OPA827直接出局。
3、为什么丢件？
16位ADC的1LSB只有满量程的15ppm。运放还没稳定，ADC就采样了，等于在快门没合上前就拍照，结果必然模糊。
公式很直观：t_settle = -τ × ln(ε)，其中τ = R_source × C_samp。源阻抗10kΩ、采样电容5pF时，τ=50ns，达到12位精度需约9τ，即450ns。若采样时间只给了100ns，建立度不足12%，直接丢2-3位。
4、怎么救？
第一，选对运放。高速场景用OPA695这类电流反馈型运放，建立时间可压到20ns以内。
第二，加缓冲级。源阻抗大于1kΩ时，优先加运放跟随器，把驱动阻抗降到几欧姆，建立时间缩短两个数量级。
第三，延长采样时间。STM32的ADC采样时间可配置到480周期，但代价是采样率下降。
本文凡亿教育原创文章，转载请注明来源！
