差分走线不满足差分间距规则2.锯齿状等长不能超过线距的两倍3.差分对内等长误差5mil4.ESD器件尽量靠近接口管脚放置5.包地 地线上尽量多打地过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

1，输入电容靠近管脚放置2.反馈路劲从最后一个电容后面取样3.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.跨接器件旁边尽量多打地过孔5走线不要有任意角度，尽量从焊盘中心出线6.铺铜和走线选择一种即可7.pcb上存在d

晶振需要走内差分处理2.SDRAM数据线低八位和高八位需要分开创建class，分别进行等长3.注意数据线之间等长需要满足3W规则4.地址线也需要满足3W规则5.滤波电容靠近管脚放置，尽量保证一个管脚一个6.数据线等长误差建议+-25,mil

输入主干道建议铺铜处理2.确认一下此处是否满足载流，建议主干道都铺铜处理3.滤波电容靠近输入管脚放置4.输出走线建议加粗，保证载流余量5.晶振需要走内差分，并包地处理，电容位置需要调整一下，晶振内部不要有别的信号线6.电源滤波电容需要靠近管

电感所在层的内部需要挖空2.此处为电源输入输出，主干道建议铺铜处理3.此滤波电容需要靠近管脚放置以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taoba

pcb上存在短路2.滤波电容靠近管脚放置，走线加粗3.晶振下面尽量不要走线4.此处电源不满足载流5.变压器所有层挖空6.变压器除差分信号外，其他信号都需要加粗到20mil7.差分线对内等长处理不当，锯齿状等长凸起高度不能超过线距的两倍8.走

电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长，差分走线尽量减少打孔换层

器件摆放注意局部对齐处理2.注意器件干涉3.电源输出的滤波电容要靠近输出管脚放置4.电源输入输出换层打孔处理不当，输入应该打在滤波电容的前面，输出打在滤波电容的后面5..差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍6.确认一下此处

1.电源输入的滤波电容应该靠近输入管脚放置2.【问题分析】：注意等长线之间需要满足3W规则3.【问题分析】：USB需要进行等内等长处理，等长误差为5mil4.此处是用菊花链的方式进行等长，建议使用创建焊盘对组进行分段等长（U1-U2,U2-

​答：绘制多管脚原理图封装的时候可以进项批量放置管脚功能来进行绘制。