- 全部
- 默认排序
差分连接焊盘走线不要重叠、锐角,两边保持一致变压器除差分走线以外其他所有走线加粗到20mil以上差分走线尽量耦合差分走线出焊盘尽快耦合保持长度一致时钟信号包地打孔处理rx、tx分别建立等长组控制100mil误差分别等长走线应连接到焊盘中心,
注意地址线之间等长需要满足3W间距规则2.差分对内等长凸起高度不能超过线距的两倍蛇形走线需要优化,等长尽量使用钝角,不要用圆弧或者直角,走线能拉直尽量拉直差分对内等长需要优化,原则哪里不耦合就在哪里绕等长走线到焊盘间距太近,后期容易造成短路
在高速PCB设计中,时序控制与信号完整性变得愈发重要。你是否也曾面对总线时序不匹配的烦恼?有没有想过“蛇形走线”不仅是个美观技巧,更是一门高效提升性能的实战技能?今天我们就以Altium Designer中的单端与差分蛇形等长走线技巧为例,
AD24的2个小问题
1、在ad24的PCB设计中,按完快捷键TM之后,复位了错误标志,该如何再显示DRC报错?尝试之后,有些地方存在drc问题,但不报错,只有去移动的时候才会重新报错。该怎么解决?2、在X signals等长走线中,为什么会有这些飞线?该怎么关

扫码关注














