答：我们对于高速信号传输，比如差分信号、一组总线传输，都需要对其进行时序等长处理，在16.6版本以上，Allegro软件推出了自动等长的功能，在空间足够的情况下，是可以采用自动等长的功能，省去手动绕等长的时间，具体操作步骤如下所示：

本视频采用我们的Altium designer 19软件进行我们的差分走线的等长的处理，同时简单介绍我们的差分走线和等长走线时候的注意事项，以及我们的等长目标线的确定和我们的等长的一些快捷键的小技巧。​

注意焊盘出线规范2.差分对内等长凸起高度不能超过线距的两倍，注意上面要满足3W3.差分包地需要再地线上打上地过孔，间距50-100mil4.差分对内等长存在误差报错5.注意地网络需要就近打孔以上评审报告来源于凡亿教育90天高速PCB特训班作

存在开路2.此处走线可以在进行一下优化3.器件摆放尽量中心对齐处理4.一层连接可以不用打孔5.差分需要进行对内等长，误差5mil6.ESD器件尽量靠近管脚摆放7.后期自己把电源和地再平面层处理一下，添加上网络以上评审报告来源于凡亿教育90天

ddr之间ddr和芯片距离太远，ddr到芯片推荐600-800mil器件摆放太近丝印干涉，滤波电容推荐摆放到ddr背面靠近焊盘放置 过孔上焊盘，小器件焊盘尽量不要打孔到焊盘上差分线是主要时钟信号，尽量缩短走线电容靠近ddr中间放置差分线等长

差分走线尽量耦合差分应建立对内等长规则控制对内等长5mil误差范围变压器除差分对以外所有走线加粗到15mil以上晶振布线应走类差分形式芯片主电源输入走线应加粗过孔到焊盘应保持一定间距，不要靠的太近以太网芯片到CPU的RX、TX信号线要分别建

电感所在层下面要挖空跨接器件旁边尽量多打地过孔，分割间距最少1.5mm，有器件的地方可以不满足差分要对内等长误差不超过5mil485这里应该在电阻这里打孔换层回来。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

器件摆放干涉2.走线尽量不要从小器件中间穿3.数据线等长误差+-25mil，也就是50mil，后期自己重新设置一下4.地址线误差是+-50mil5.数据线等长存在误差报错地址线也存在同样的问题，后期自己绕一下蛇形等长6.数据线和地址线之间最

注意差分走线，此处的右边调整为左边形式走线：注意地网络顶层也没铺铜，GND层也没有进行负片分割，需要重新设计：PWR层也没有设置负片层进行分割或者是正片铺铜，建议重新设计下：电源跟地都没有处理。TX RX没有设置MGROUP等长：差分需要对

1.485需要走内差分，此处需要优化一下2.模拟信号需要单根包地，走线加粗，并且模拟信号下面不要有其他信号的走线3.差分对对内等长误差5mil4.百兆网口需要添加100oh的 class5.网口除差分信号外，其他信号都需要加粗到20mil6