1.存在多处开路2.过孔没有连接，导致开路、天线报错。3.多处过孔到走线间距不足4mil4.差分连接焊盘错误5.差分换层需要在过孔旁边打两个地过孔6.差分应走同层布线，一起换层7.包地线应靠近差分走线打孔布线。8.前后线宽不一致，应保持同等

此处DCDC5.0V线宽满足不了载流：电感内部放置铜皮挖空区域，进行内部挖空：注意LDO电源的器件尽量整体中心对齐下：扇孔注意下对齐：看下此处的VCC-IO线宽是否能满足载流：器件注意对齐：以上评审报告来源于凡亿教育90天高速PCB特训班作

差分对内等长锯齿状不能超过线距的两倍2.差分走线要尽量耦合出线，后期自己优化一下3.电容尽量一个管脚一个4.差分信号尽量少打孔换层，打孔注意耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫

差分线等长不符合规范，锯齿状等长不能超过线距的两倍2.差分走线尽量耦合3.电源线宽尽量保持一致，满足载流4.中间的焊盘可以多打过孔5.存在无网络过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接

采用单点接地，此处不用打孔2.铜皮尽量不要有任意角度，一般钝角3.电感所在层的内部需要挖空4.反馈线尽量远离电感5.pcb上存在多处开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助

主干道尽量呈一字型布局2.电感所在层的内部需要挖空处理3.此处铜皮完全断开了，后期自己调整一下布局，重新铺铜4.反馈线10mil即可5.此处应该先进电容在经过电感转换成另一个网络6.走线尽量不要有锐角7.散热过孔需要开窗处理8.存在开路，后

1.485需要走内差分处理2.模拟信号需要单根包地，一字型布局3.晶振走内差分需要优化一下4.跨接器件旁边尽量多打地过孔，不同的地间距建议2mm 5.除差分外，其他信号都需要加粗到20mil6.网口差分对内等长误差5mil7.模拟信号单根包

器件摆放尽量中心对齐处理2.出线宽度超过焊盘宽度3.铺铜尽量包裹住焊盘。这样容易造成不完全连接，开路4.注意电感下面尽量不要5.注意底层铺铜需要留出一个通道进入焊盘中间6.注意器件摆放不要干涉，过孔不要上焊盘7.存在多处DRC以上评审报告来

存在短、天线、间距报错布线要求3w间距规则等长绕线太乱，锯齿状等长尽量咬合地址线等长不达到要求误差范围时钟线等长错误电源布线注意加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：

1.差分对内等长错误，按照规范图片要求等长2.单端控50欧姆差分控100欧姆阻抗，做四层板中间层为参考平面3.sclk不是差分信号，不要走差分布线，走单端线控50om4.差分出焊盘尽快耦合，用差分布线5.存在飞线没有连接6.差分组对间需要等