扫码关注
- 全部
- 默认排序
FPGA中DSP资源是宝贵的且有限，我们在计算大位宽的指数、复数乘法、累加、累乘等运算时都会用到DSP资源，如果我们不了解底层的DSP特性，很多设计可能都无法进行。逻辑综合往往是不可控的，为了能够充分利用DSP资源，我们需要对DSP48E1有所了解。1.DSP48E1介绍 DSP48E1
走线不要从电阻电容中间穿，后期容易造成短路，可以打孔走底层2.跨接器件旁边尽量多打地过孔3.数据线和地址线等长都需要满足3W4.电感下面尽量不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
电源输出铜皮太细，不满足载流，且铜皮尽量不要有任意角度2.此处电源输入不满足载流，建议主干道铺铜处理3.电源可以在底层铺铜想连接4.滤波电容尽量靠近管脚放置，可以放底层5.电源输出打孔要打在滤波电容后面6.反馈要从最后一个滤波电容后面取样，
1.变压器下方需要在所有层单独放置铺铜挖空，例如顶层放一个底层再放一个铺铜挖空。2.电源电容的输入输出都需要加粗载流。3.顶底层需要整版铺地铜处理4.TX等长组需要建立xSignals，前后段合并一起等长5.差分对内等长误差要控制在5mil
此处不满足载流，应该铺铜 处理，8/16的孔两个过孔过1A2.电感所在层的内部需要挖空处理3.输出打孔要打在滤波电容的后面4.此处尽量加粗到15mil，保证裕量5.可以在底层铺一块整版地铜以上评审报告来源于凡亿教育90天高速PCB特训班作业
此处电源输入没有进行铺铜打孔连通2.两个过孔不满足载流3.反馈要从电容后面取样4.电感下面尽量你要走线5.电源没有连通6.滤波电容应该靠近管脚放置7.后期自己在底层铺一块整版地铜进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评
反馈线需要走一根10mil的线，线宽尽量保持一致2.此处是输主干道，两个过孔不满足载流3.存在无网络铜皮和过孔4.此处器件在底层无法与顶层铜皮进行连接5.电源和地存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB
采用单点接地，此处可以不用打孔2.pcb上存在开路，电源没有连通3.反馈线10mil即可4.在底层铺一块整版铜对地进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https
单点接地，此处不用打孔，直接在顶层连通，下面的反馈可以打孔走底层2.反馈要从最后一个电容后面取样3.电容放置应该先大后小4.注意打孔不要离焊盘太近，尽量不要上焊盘5.电感所在层的内部需要挖空处理6.焊盘上存在多余的线头7.存在开路8.散热过
反馈的分压电阻靠近管脚放置，走一根10mil的线进行连接2.电源在底层铺铜进行连接3.此处不满足载流，输入主干道尽量铺铜处理4.此电容为LDO的输入滤波电容，应该靠近管脚放置5.电感下面尽量不要走线6.在底层铺一块整版地铜把地进行连接以上评
全站最新内容推荐
