扫码关注
- 全部
- 默认排序
晶振需要走内差分，并且包地打地过孔2.变压器所有层需要挖空处理3.差分线处理不当，锯齿状凸起高度不能超过线距的两倍4.此处差分走线不满足差分间距规则5.差分对之间不用进行等长，差分对内等长即可，误差5mil6.此处需要添加一个2MM的隔离带
1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.差分走线要尽量耦合出线，满足差分间距规则3.此处是用菊花链的方式进行等长，建议使用创建焊盘对组进行分段等长（U1-U2,U2-FPC1）4.器件摆放尽量对齐处理5.pcb上存在开路现象6
Altium Designer走差分线出现网格是什么原因？答：如图1所示，在AD软件中走差分线出现网格主要是差分线的未耦合长度没有满足差分规则所导致的，未耦合长度指的是差分线中不满足差分间距的长度。图 1 差分走线出现网格走线当出现这种错误
为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨
PCB设计：检查线间距时差分间距报错的处理方法 为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨，如图12-23所示。
我们对于丝印位号的调整及常规尺寸的大小的操作进行了详细的演讲.Altium Designer提供了一个快速调整丝印的方法，即“Component Text Position”的功能，可以快速地把元件的丝印放置在元件的四周或者元件的中心。
全站最新内容推荐
