PCB设计：检查线间距时差分间距报错的处理方法 为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨，如图12-23所示。

造成此类现象的原因在于我们的差分走线没有按照所设置好的差分规则来进行走线所导致。

此款Pangu开发板是《朱老师主流芯片方案快速上手系列课程》中的第一个主流芯片方案板卡，本系列课程的第一部分就是：STM32MP1方案快速上手课程。

Altium Designer走差分线出现网格是什么原因？答：如图1所示，在AD软件中走差分线出现网格主要是差分线的未耦合长度没有满足差分规则所导致的，未耦合长度指的是差分线中不满足差分间距的长度。图 1 差分走线出现网格走线当出现这种错误

线没有拉完。差分走线不耦合，间距不一样差分对内误差大于+-5mil差分线也没有包地处理这里应该这么摆放这里走线太细了，一个过孔也不满足载流，建议铺铜处理多打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程

分割地尽量满足1mm，有器件的地方不满足可以忽略2.跨接器件旁边尽量多打地过孔3.差分线需要优化一下，尽量从焊盘拉出在走差分差分出线方式都需要再尽量优化一下4.晶振需要包地处理，晶振下面不要走线，不要放置器件5.焊盘出现不规范，焊盘中心出线

差分线这里需要调整走线尽量不要有直角锐角这里是输出走线应该加粗处理最好铺铜处理。SD卡所有信号线要做等长处理，以时钟线为目标，目标控制在300mil以内。这个差分在这里另一根就断了，不耦合对内也不等长。很多的线间距都不满足3w原则自己调整一

焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊2.差分线处理不当，锯齿状等长不能超过线距的两倍3.差分对内等长误差5mil4.此处需要经过ESD器件在到USB座子5.地网络直接就近打孔即可以上评审报告来源于凡亿教育90天高

铺铜尽量包住焊盘，不然容易造成开路2.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.天线做隔层需要挖空第二层处理4.差分线处理不当，锯齿状等长不能超过线距的两倍5.USB2.0等长误差5mil6.HDMI需要进行对间等