扫码关注
- 全部
- 默认排序
🎯 引言：为什么你的PMU总是出问题？你是否遇到过这样的情况：原理图完美无缺的PMU电路，上电后却出现莫名的电压纹波精心计算的电源参数，实际测试中却达不到设计指标系统在特定工况下突然重启，却找不到明确的故障点在高速PCB设计中，电源管理单元
引子：一个让人头疼的调试现场去年有个项目，16位ADC采集传感器数据，测出来噪声特别大，SNR比理论值低了将近15dB。排查了一圈，电源纹波没问题，基准电压源也很稳，ADC周围的去耦电容也加够了。最后发现问题出在一个不起眼的地方——模拟输入
LOIN端口在LOCM上提供50Ω的负载阻抗和共模去耦。同样，普通级陶瓷电容器提供足够的信号耦合和LO接口的旁路。LO信号必须具有足够的相位噪声特性和较低的二次谐波含量，以防止AD8342的噪声系数性能下降。相位噪声较差的LO会导致互易混频
随着运算放大器（运放）性能持续提升，PCB布局设计需同步优化以释放硬件潜力。不当布局可能导致噪声、振荡、带宽下降等问题，本文提炼关键设计原则，助工程师应对高性能运放挑战。一、电源去耦：高频噪声的“防火墙”电容配置每个运放电源引脚（V+/V-
LOIN端口在LOCM上提供50Ω的负载阻抗和共模去耦。同样，普通级陶瓷电容器提供足够的信号耦合和LO接口的旁路。LO信号必须具有足够的相位噪声特性和较低的二次谐波含量，以防止AD8342的噪声系数性能下降。相位噪声较差的LO会导致互易混频
在高速数字电路中，地弹噪声是导致信号完整性问题的主要元凶之一。当芯片输出状态切换时，地引脚与PCB地之间产生的瞬态电压差可达数百毫伏，引发逻辑误判甚至物理损伤。1、地弹噪声治理思路去耦电容黄金组合采用电解电容（10-100μF）处理低频噪声
通过使用“远程抓取器件”功能，用户可以批量选取多个器件，随后通过鼠标左键逐个点击放置，实现高效精准的器件布局。该功能特别适用于在大规模芯片周边配置去耦电容、电阻等元件，能够快速将元件定位到目标焊盘附近或芯片背面。操作过程中，用户可通过连续点击实现元件的快速定位，大幅提升设计效率。具体操作流程如下所示
在硬件电路设计中，去耦电容的摆放位置常被误解为“越靠近芯片越好”，实则背后有着更复杂的理论依据，摆放不当可能影响去耦效果。去耦电容的核心作用是为芯片提供局部低阻抗电源，抑制电源噪声。其摆放位置需综合考虑电流路径与环路面积。若仅追求靠近芯片，
做了这么多年硬件，我发现一个有意思的现象：无论是新手工程师还是老鸟，开关电源、高速数字电路、模拟前端，调试的时候十有八九都要跟去耦电容较劲。示波器一打，噪声超标了、纹波太大了、振铃太明显了——第一反应往往就是"加个电容试试"。说实话，早年我
今天跟大家聊聊，设计电路时，电源芯片旁边的大小电容该怎么布局。01从一次实际讨论说起前阵子在知识星球里，有同学在做一个小机器人项目时遇到了一个问题。他参考的开源项目里，电源芯片旁边的去耦电容是这么布的：5V电源线直接连到芯片引脚，再从引脚拉到电容。他觉得这个接法有问题：电流先进芯片再到电容，那电容还
