扫码关注
- 全部
- 默认排序
1.器件摆放重叠，应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长，建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则，差分对内
注意差分出线要尽量耦合，对内需要再优化一下2.跨接器件旁要多打地过孔，间距最少要满足1.5mm，建议2mm，有器件的地方可以不满足3.此处差分需要优化一下，可以打孔从底层走线4.模拟信号走线需要加粗处理5.反馈信号需要从输出电容后面打孔，走
1.dcdc需要单点接地，地网络焊盘连接到一起在芯片下方打孔2.反馈信号应从电源最末端连接3.焊盘出线要从短边出线避免长边出线；走线避免直角锐角4.电源输出主路径应该加宽载流5.大电感下方应做铺铜挖空处理，相邻大电感需要朝不同方向垂直摆放6
网口差分需要进行对内等长，误差5mil2.差分走线要尽量耦合3.差分走线可以在进行一下优化4.时钟信号需要单独包地处理5.电容尽量靠近管脚摆放6.此处走线尽量与焊盘同宽，拉出来再进行加粗，加粗尽量渐变，不要突然变很大7.中间可以多打过孔进行
1.电源输入应铺铜处理，在底层将孔都连通。2.反馈信号不需要加粗3.器件应该靠近管脚放置4.线宽应保持一致5.焊盘出线不要从长方向和四角出线。6.电感下方不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课
此电容应该靠近座子放置2.单点接地此处不用打孔，直接在散热焊盘上打孔尽量回流3.存在drc报错，后期自己调整一下走线路劲4.输出主干道需要铺铜，满足载流5.电感所在层的内部需要挖空处理6.器件干涉7.反馈从电容后面走一根10mil的线即可8
差分对内等长误差5mil2.晶振需要包地处理3.SD卡信号线需要等长处理，误差300mil4.滤波电容靠近管脚放置，保证一个管脚一个以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：
差分走线不满足差分规则，出线不耦合2.此处直接扇孔去底层连接3.差分线修理不当4.此处一个地不用进行处理，直接铺铜即可此处走线需要优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系
晶振需要走内差分，并且包地打地过孔2.变压器所有层需要挖空处理3.差分线处理不当，锯齿状凸起高度不能超过线距的两倍4.此处差分走线不满足差分间距规则5.差分对之间不用进行等长，差分对内等长即可，误差5mil6.此处需要添加一个2MM的隔离带
多处走线没有网络造成报错多处网络未布线，反馈信号打孔链接到电路最后一个器件相邻电路大电感应朝不同方向垂直放置焊盘尽量避免从长边和四角出线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助
