找到 “修改” 相关内容 条
  • 全部
  • 默认排序

绿色的铜皮是修改后没有重铺的铜皮属性要选择这一项这个vcc12v的走线要加粗处理最好铺铜连接这里要出线后在连接dcdc需要单点接地输入输出主干道要铺铜连接这个反馈不要走电感下面而且要从最后一个电容处拉出来散热过孔两面都要做开窗处理以上评审报

1813 0 0
PCB Layout 2023-11-27 15:40:39
ZC-第一次作业-DCDC模块的PCB设计作业评审

电源主干道的器件注意整体中心对齐:此处输入电源主干道器件完全没有中心对齐放置:铺铜不要直角,尽量都钝角,优化下,类型情况的都自己检查修改下,不一一截图出来:电感当前层内部需要挖空处理:反馈信号没有连接上,连接到最后输出电源处:铜皮没有赋予网

AD-全能21期-杨文越-第一次作业 DCDC模块PCB设计-20期成员

没有打孔,两路dcdc分别在芯片下方打孔连接到底层大gnd铜皮焊盘不要从长边出线,要从短边出线布线不要出现锐角不要任意角度铺铜、布线底层整版铺铜处理器件中心对齐以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程

90天全能特训班21期-康斯坦丁-dcdc作业修改-pcb设计

电感底部不能放置器件,建议吧电阻电容放到IC底部去,重新布局下:铺铜尽量不要直角以及尖角:类似情况的都自己修改下。电感内部要挖干净:扇孔要对齐等间距:板上这种死铜去除掉:铜皮都仔细认真绘制,把焊盘包裹上,不要很随意:焊盘扇出主意拉直出去,跟

AD-全能21期-往事如烟AD-第六次作业-PMU模块的pcb设计

座子需要靠近板框放置2.不要随意改动原理图所需要用的封装3.此处走一根10mil的线即可,不用进行铺铜4.电感所在层的内部需要挖空5.输出电容按照先大后小顺序摆放,不要修改电容封装后期自己按照原理图自己调整封装6.器件摆放注意中心对齐处理,

90天全能特训班21期 AD -ZJC-DCDC

整板过孔除了IC散热焊盘其他的都盖油处理:电感底部不要放置器件以及走线:电阻电容可以塞到IC的底部进行布局,自己调整下。注意板上的铜皮不要出现这种直角,尽量都钝角铺铜,其他如果存在类似情况自己都修改下:焊盘内走线的宽度最多与焊盘同宽,拉出焊

AD-全能20期-AD王志武 第三次作业PMU模块的PCB设计

GitHub 镜像访问GitHub文件加速Github 加速下载加速你的 Github谷歌浏览器 GitHub 加速插件(推荐)GitHub raw 加速GitHub Jsdelivr通过 Gitee 中转 fork 仓库下载通过修改 HOSTS 文件进行加速为什么 github 下载速度这么慢

2136 0 0
几种方法,提升 GitHub 访问速度!

USB3.0:铺铜不要出现直角以及尖角,需要钝角,都修改下:差分没有耦合走线,重新走线:差分打孔不符合规范,重新扇孔下:走线没连接的删除掉:差分都没有注意耦合走线,都要检查修改:都没有耦合不符合规范。差分对内等长误差为5MIL:自己修改以上

AD-全能21期-PMU模块 USB2.0 USB3.0练习

注意大电感左右摆放对齐对称,你这样自己看下有没有设计感:电感底部不能放置器件也不能走线,自己修改:过孔堆在一起了,注意间距:电感内部要挖空:这一路的DCDC管脚输入输出就有问题,按照原理图上的来进行PCB设计,建议看下视频看完了之后再去PC

AD-全能21期-PMU模块 USB2.0 USB3.0练习

组内等长误差还存在报错:自己注意修改下等长,让组内误差没有报错。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s

AD-全能21期-喜之狼 AD 20 SDRAM 布局练习