请问，电路图主要就是一些分立元件，是按照这些元件的相互之间的就近原则布局，还是把相同类型的元件摆放在一起然后布局。 如果按照元件的相互间信号流动的就近原则的话，布局看上去特别乱，如果把相同类型的元件放在一起，然后布局，担心影响后面的信号走线。 不知道怎么弄。

走线时，功率线一般多粗，信号线一般多粗

随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的重视。高速pcb设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。1高速信号走线屏蔽规则如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果

电感底部不要放置器件，优化下布局：电感内部的铜皮需要挖掉：信号走线不能从电阻电容内部穿过，优化下走线路径：整体需要特别处理的就是电感底部的电容，不能放在电感底部，需要优化布局。其他的DCDC以及LDO没什么问题。以上评审报告来源于凡亿教育9

485信号线应按加粗类差分处理，走线最少加粗到8mil以上232的C+C- V+V-所接电容属于升压电容，走线按电源走线加粗tx、rx信号走线用gnd打孔隔开以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程

走线超出板框所有电源要铺铜连接到一起反馈信号走线加粗到10mil同层连接多余打孔多处飞线未处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao

要求单点接地，一路dcdc的地网络焊盘都连接到芯片下方打孔，顶层不要整版铺铜器件尽量中心对齐，相邻器件类似封装不要一个横着一个竖着，尽量朝同一方向布局相邻电路大电感朝不同方向布局反馈信号走线避开干扰源，不要走到电感下方以上评审报告来源于凡亿

单对差分对包地50-100mil打孔差分信号走线换层在旁边打回流地过孔同层连接多余打孔多处飞线未连接差分对内长度误差5mil，设置对内等长规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

跨接器件旁边尽量多打地过孔，间距最少1.5mm，建议2mm，有器件的地方可以不满足2.网口差分需要进行对内等长，误差5mil3.模拟信号需要一字型布局，走线加粗4.注意过孔不要上焊盘5.反馈信号走线需要加粗到10mil6.注意确认一下此处是

过孔焊盘不要重叠，相同过孔间也应保持4mil以上间距过孔不要打到小器件焊盘反馈信号走线应加粗到10mil以上同层连接不需要打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht