不还是会要出现从总线上分线头出来的问题所以个人认为在非必要情况下，只要不小于90°，都是可接受的DDR3/4里面，多片FLASH，这种情况很常见

求助，各位大神，信号线3W规则如何设置？

请问老师我晶振下边有很多不同层的信号线这些信号线需要避开这一部分吗因为空间有限，避不开的话怎么处理

哥哥姐姐们好，我加了泪滴之后，发现有的差分信号线短路了，但没有报错，是怎么回事呢？

请教各位老师，AD10里怎么看一根信号线的长度

@凡亿技术组-陈老师 @凡亿-彭老师 老师，晶振在顶层，那么晶振下面的底层能走线吗？比如普通的GPIO线或者SPI信号线之类的

我那个不是电源 为啥线宽会按着电源规则，总感觉线宽有的时候不合心意，明明是信号线却是电源线宽，而且power优先级也是最高，该怎么解决呢

有人知道等长的信号线在原理图里面怎么设置吗？

比如电源走线线宽要加粗（例如20~30mil，第一优先），信号线一般宽度（例如10mli），但有些IC引脚很细，例如8mil左右。这如果选择8mil线宽走线会警报提示不符合10mil宽度，想问下这个怎么设置？

什么样的信号线需要50欧姆阻抗，90欧姆阻抗，100欧姆阻抗，什么信号是单端的？？什么样的信号是共面的？？？什么信号需要包地处理的？？？