扫码关注
- 全部
- 默认排序
直播介绍：DDR SDRAM高速存储器是在高速PCB设计当中常见的模块，很多工程师对于如何处理单片、两片以及多片的布局、布线设计有很大的困惑，是一个设计难点。开设本次直播旨在全方位、多层次的去介绍DDR SDRAM高速存储器以及设计思路。直
答：为了信号走线的质量，不产生串扰，我们保持信号走线与信号走线之间的间距为3倍线宽，这个间距指的是走线的中心到中心的间距，因为我们的线宽英文是width，所以这个规则我们通常就叫做3W原则。当我们的走线的中心间距不少于3倍线宽时，可以保证70%的线间电场不互相干扰，如果信号需要达到98%的线间电场不互相干扰，可以使用10W规则。3W原则是一种设计者无须其他设计技术就可以遵守pcb布局的原则。但这种设计方法占用了很多面积，可能会使布线更加困难。使用3W原则的基本出发点是使走线间的耦合最小。这种原则
FanySkill集成了使用Allegro软件进行PCB设计时辅助设计人员提高工作效率的20多个Skill功能。包含了封装制作、pcb布局、PCB布线等PCB设计过程中大概率会使用到的功能。Skill大部分内容为网友共享的开源内容或共享的加密Skill，本工具的源码内容完全开放给广大使用者，可方便使用者进行Skill内容学习和Skill工具自主订制，学习者不仅可使用本 工具提高自身工作效率，亦可以DIY一套自己的Skill工具。
Allegro是一款常用于电路设计和pcb布局的EDA（电子设计自动化）软件，可以用于设计电路图和生成pcb布局。因此很多电子工程师经常使用Allegro来画板子，但在使用过程中有很多问题，其中之一是如何批量修改某网络的线宽？1、打开All
电子产品的设计是从画原理图到pcb布局布线,经常会由于工作经验这方面知识缺乏,而出现各种错误,阻碍我们后续工作的进行,严重时导致做出来的电路板根本不能用。所以我们要尽量提高这方面的知识,避免各种错误的出现。本文为大家介绍PCB画板时常见的钻
蛇形走线是pcb布局布线中常用的特殊走线之一，也是小白初入PCB设计中的难点之一，今天将以蛇形走线为主，重点分享它的技巧和用法，希望对小伙伴们有所帮助。蛇形走线外文名为serpentine，是pcb布局布线的一种特殊走线方式，主要目的是为了
一堆分立元件如何布局
请问，电路图主要就是一些分立元件，是按照这些元件的相互之间的就近原则布局，还是把相同类型的元件摆放在一起然后布局。 如果按照元件的相互间信号流动的就近原则的话，布局看上去特别乱，如果把相同类型的元件放在一起，然后布局，担心影响后面的信号走线。 不知道怎么弄。
在Altium软件中器件的坐标其实在我们处理布局的时候，非常有用，例如A板布局导入B板。1、在A板PCB中执行菜单命令“File-Assembly-Generates Pick and Place File”对器件的坐标进行导出。如图31所示，注意选择选择导出格式和单位。
全站最新内容推荐
