扫码关注
- 全部
- 默认排序
AI时代，真正的竞争不只发生在算法层面，也正在快速落到硬件层面。无论是AI服务器、边缘计算设备、AIOT智能终端，还是工业控制主板、高性能计算平台，背后都离不开稳定可靠的PCB设计能力。一块高性能主板，不只是把元器件放上去、把线连起来这么简
你的单片机引脚读数忽高忽低、按键自己乱触发？十有八九，是"浮空输入"在作怪。1、问题本质GPIO配置为输入模式且未接上下拉电阻时，引脚处于高阻态，相当于一根微型天线。此时引脚电压完全不确定，极易受电磁干扰、静电、寄生电容影响，在0和1之间随
S参数提取完成，满心欢喜点开无源性检查，结果一片红。Passivity VIOlatIOn报错如影随形。别慌，问题往往不在结果本身，而在提取过程。第一刀：扫频设置太密高频段默认线性步长，矩阵条件数随频率指数增长，直接导致数值病态。仿真器算出
线序对了，供电也没问题，调试器就是连不上。这种困境，几乎每个嵌入式开发者都经历过。1、线序只是最浅的坑很多人第一反应是线序接错。用万用表蜂鸣档逐一检测，确认SWDIO对SWDIO、SWCLK对SWCLK，结果还是不通。因为线序正确，只是入门
PWM配置是嵌入式开发的基础操作，可偏偏有人把定时器通道模式、GPIO复用功能反复核对了无数遍，示波器探头上依然是一条直线。问题往往不在这些明面上的寄存器，而是藏在几个容易被忽略的角落。1. 高级定时器的主输出没开这是最常见的坑。TIM1和
FPGA设计里经常遇到反常情况，写的计数器在仿真里时序完全符合预期，上板综合后莫名其妙多延迟一个时钟周期，反复核对代码逻辑也找不到问题。核心不是代码写错，是仿真和实际硬件的时序模型存在隐性差异。1. 仿真忽略了IO输入延迟仿真时直接把激励信
接手烂代码，先找引脚定义
接手别人留下来的嵌入式项目，最怕的不是代码写得丑，而是硬件边界不清楚。没有注释、没有文档，某个 GPIO 到底接了继电器、按键还是测试点都说不清。这时候直接追业务逻辑，往往越看越烦。我的习惯是先停一下，不急着重构，也不急着骂上一个人。先把引
调试低功耗功能时，经常遇到单片机成功进入休眠模式后完全无法唤醒，反复核对唤醒源的寄存器配置，参数完全符合手册要求。问题大多不是唤醒源设置错误，是休眠前后的隐性操作留下了隐患。1. IO引脚状态未初始化进入低功耗前，部分闲置IO引脚处于浮空状
嵌入式调试PWM输出时，经常遇到定时器通道模式、GPIO复用功能反复核对多遍，参数完全符合手册要求，示波器上还是抓不到任何波形。问题大多不是引脚映射错误，是几个隐性环节没处理到位。1. 定时器主 counter 未启动只配置了PWM通道的比
行业热点 + 学生痛点 + 项目训练 + 面试表达AIOT、汽车电子、新能源电源、工业控制这几年都在往一个方向卷：板子更小，接口更多，功率更高，验证也更细。对新人来说，最尴尬的不是不会点软件按钮，而是项目一复杂，马上不知道先抓哪条主线。很多
