扫码关注
- 全部
- 默认排序
说起来你可能不信，上个月有个学员找我，说他做的一款 DC-DC 电源，EMI 测试前前后后改了 8 版都没过。换滤波器、加屏蔽罩、重新布线，连芯片都换了封装，折腾了两个月，烧了万把块打板费，最后还是超标。他发来测试报告和 PCB 给我看，我
凌晨两点，实验室里又只剩下我一个人。频谱仪屏幕上的曲线像过山车一样起伏，150MHz那个尖刺又冒出来了。改了两周，加了三级滤波器，换了两版共模电感，余量还是不够。我把原理图翻来覆去看了七八遍，器件参数没问题，滤波拓扑也对，可就是过不去。后来
上周帮人看了一块4层板，电源干扰一直压不下去。查了半天，问题出在地分割上——他把数字电源地和模拟信号地分得清清楚楚，中间还留了隔离带。结果EMI更差了，隔离带把原本完整的回流路径切成了一段段。这块把我坑惨了，今天说说多层板里电源地和信号地到
印刷电路板（PCB）的合理布局和布线是电子产品设计中的关键环节，直接影响电路的性能、可靠性和制造成本。良好的布局和布线不仅能减少电磁干扰（EMI），提高信号完整性，还能显著提升生产效率。一、合理布局的原则功能模块划分明确将整个电路按功能模块
很多工程师把包地当作时钟布线的万能药，但包地没做好，不仅没用，还可能让EMI更糟糕。1、包地的本质是什么？包地是锦上添花，不是雪中送炭。它的核心作用是提供低阻抗回流路径和电磁屏蔽。但这一切的前提是——你得有一个完整的地平面。没有完整地平面，
很多工程师做电源EMI整改，第一反应就是加磁珠。说起来，这块把我坑惨了。三年前在公司做一款工业控制板。那板子电源部分折腾了快一个月。每次去EMC实验室测试，辐射发射总是超标。我当时的思路很简单，哪里超标就在哪里加磁珠。输入端加，输出端也加。
SW节点振铃是开关电源设计中最常见的"隐形杀手"。它不仅引发EMI超标，更可能击穿MOSFET，导致炸机。搞定振铃，RC吸收电路是第一道防线。1、振铃从何而来？本质是寄生电感Lp与寄生电容Cp构成的LC谐振回路。开关管高速切换时，di/dt
电源平面一分割，缝隙就成了EMI的"天线"。很多工程师只关注电压隔离，却忽略了缝隙长度对辐射的致命影响。1、缝隙为什么是EMI杀手当信号走线跨越电源平面的分割缝隙时，回流路径被迫绕行。环路面积急剧增大，直接后果是辐射发射飙升。实测数据很残酷
有个朋友用GaN做车载DC-DC，效率上去了，结果EMI炸穿。他第一反应是GaN器件有问题，想换供应商。我让他把板子发过来，一眼就找到问题所在——PCB layout。这不是个案。我见过太多工程师把GaN当成"升级版MOSFET"来用，结果
在电子产品研发领域，EMC（电磁兼容性）和 EMI（电磁干扰，即无用辐射)往往是令硬件工程师和项目经理最头疼的"玄学"问题。回顾行业发展，EMI 问题的大规模爆发，始于信号处理电路从纯模拟向数字化转变的时期。在纯模拟时代，EMI 几乎不构成威胁，这也导致早期的研发人员普遍缺乏防范意识。如今，在全面数
全站最新内容推荐
