扫码关注
面试官给你一条3.3V I²C总线，挂着多个传感器和一段连接线，问上拉电阻为什么选4.7kΩ，能不能改成1kΩ或10kΩ。这道题主要考查开漏结构、总线电容、上升时间和器件灌电流能力。
面试先说结论
I²C的SDA和SCL通常采用开漏/开集电极结构，需要上拉电阻把总线拉到高电平。上拉电阻不能只凭经验选择：阻值上限受总线电容和允许上升时间限制，阻值下限受器件输出低电平时的灌电流能力和VOL限制。常用估算关系为 tr≈0.8473×Rp×Cbus，最终还要结合具体速率模式和芯片数据手册验证。
一、核心原理与工程判断
为什么I²C需要上拉电阻
I²C设备通过开漏输出把总线拉低，释放总线时并不会主动输出高电平，因此需要外部上拉电阻将SDA和SCL恢复到逻辑高电平。多个设备可以共享同一条总线，低电平由任意一个设备拉低，高电平由上拉电阻恢复。若没有合适的上拉，线路可能无法形成有效高电平，通信就会失败。
上拉电阻为什么有最大值
总线上的引脚、电路板走线、连接器和线缆都会形成总线电容Cbus。总线释放后，电容通过上拉电阻充电，阻值越大，充电越慢，上升沿越缓。按I²C常用30%到70%上升时间定义，可用tr≈0.8473×Rp×Cbus估算最大阻值：Rp(max)=tr(max)/(0.8473×Cbus)。Fast-mode和Standard-mode的允许上升时间不同，必须按目标模式核对规范。
上拉电阻为什么还有最小值
当设备把SDA或SCL拉低时，需要吸收上拉电阻流过的电流。阻值越小，低电平电流越大，可能超过MCU或从设备的灌电流能力，导致VOL升高、低电平不达标，甚至增加器件功耗。最小阻值可按Rp(min)≈(VDD−VOL(max))/IOL估算，其中VDD、VOL(max)和IOL必须取自实际器件数据手册和工作条件。
多设备并联上拉会发生什么
多个模块可能各自带有上拉电阻，接到同一总线后这些电阻会并联，等效阻值会变小。例如两个4.7kΩ并联后约为2.35kΩ。阻值过小会增加低电平灌电流；阻值过大又可能导致上升沿超时。因此系统设计时要统计所有模块上的上拉电阻，而不是只看主控板原理图。
怎样根据波形判断阻值是否合适
示波器应观察SDA、SCL的上升沿、下降沿、高低电平和总线时序。若上升沿过慢，先核算总线电容和并联上拉，再考虑减小阻值或降低速率；若低电平抬高、器件发热或灌电流超限，则要检查上拉是否过小、供电电压是否合适以及总线是否存在额外负载。
二、实际排查与设计步骤
确认总线电压、速率模式、所有主从设备的I/O电压容限和VOL/IOL参数。
估算或测量总线总电容，包含芯片引脚、PCB走线、连接器、线缆和测试探头的影响。
根据允许上升时间计算Rp(max)，再根据器件低电平灌电流和VOL(max)计算Rp(min)，确认两者之间存在可用范围。
检查所有模块是否自带上拉电阻，计算并联后的等效阻值，避免多个板卡叠加后阻值过小。
用示波器在最远端设备处测量SDA/SCL波形，在最大负载和目标速率下验证上升时间、VOL和建立保持时间。
三、面试中的常见失分点
误区1：不计算总线电容，所有I²C接口一律使用4.7kΩ，忽略总线长度和速率差异。
误区2：只关注上升沿，忽略多个模块上拉并联后低电平灌电流可能超出器件能力。
四、面试官可能继续追问
面试追问：如果I²C在100kHz通信正常，切换到400kHz后偶发NACK，应该优先检查什么？
先用示波器检查SCL和SDA上升时间、低电平幅度以及数据建立保持时间，再核对总线电容、上拉阻值和并联上拉情况。还要检查从设备最大时钟频率、时钟拉伸、走线串扰和连接器接触情况，不能只通过更换上拉电阻盲目试错。
相关业务与课程
围绕电子工程师岗位能力，了解对应方向的系统课程。
