扫码关注
FANYI / 电源设计 / INTERVIEW 06
电源面试经常给出一个供电场景：3.3V输入、3.0V输出、电流峰值400mA。问你为什么输出有时掉压，以及看PSRR曲线时为什么不能只拿一个“70dB”回答。
面试先给结论
Dropout voltage是LDO在指定负载电流和温度等条件下维持调节所需的最小输入输出电压差。若输入电压减去纹波/跌落之后的最小值不足，LDO会退出稳压区，输出随输入变化。PSRR还强烈依赖频率、压差、负载、电容和器件工作状态。
01先做最差压差预算
以3.3V标称输入、3.0V输出为例，名义只有0.3V压差。如果输入线缆、上级DC/DC纹波、负载阶跃使Vin最低降到3.15V，就只剩0.15V。必须核对LDO在最大负载、最高/最低温度的最大保证Dropout，而非只看25℃典型值。
02PSRR是什么、怎么看曲线
PSRR表达输入纹波传递到输出时的抑制能力，通常用dB描述。很多LDO在低频时PSRR较高，但高频可能明显下降；进入Dropout后，调节环路余量不足，PSRR还可能恶化。
03热设计和输出电容也不能漏
线性LDO的主要耗散近似为(Vin−Vout)×Iout；输入压差变大有利于保持稳压但会增加热耗。按厂商资料选择输出电容容量、ESR、布局位置，特别注意部分器件对电容类型和最小电容量有限制。
04面试可操作的验证方法
以最低输入、最高负载、温度边界和负载突变测试Vout，测PSRR时需确认注入频率、幅度、负载和测量方式。输出异常时同步查看Vin、Vout与使能脚，不要只换更大电容。
面试中常见失分点
把Dropout典型值当成在所有温度和电流下的保证值。
只记一个PSRR数值，却不说明频率和工作压差。
面试官可能继续追问
为什么某LDO在100Hz抑制很好，在1MHz时输入噪声却明显出现在输出？
