扫码关注
本文概述
电源完整性（PI）是高速PCB设计的另一半——信号完整性管信号，PI管电源。面试官想听的不是“多放几个电容”，而是你懂不懂电源平面的本质、平面分割的规则、去耦网络的频段配合，以及为什么目标阻抗要按电流瞬态需求反推。本文从“电源平面是低阻抗的返回与供电网络”讲起，把电源平面分割、去耦电容的频段分工（大电容储能、小电容高频）、放置位置与回流路径、谐振与反谐振讲清楚，强调所有参数都依赖芯片功耗、瞬态电流和频段要求，不套固定值。
核心要点
电源完整性（PI）保证电源平面在目标频段内阻抗足够低，满足芯片瞬态电流需求
电源平面是供电与返回的低阻抗网络，完整平面比走线供电阻抗低得多
平面分割要避免高速信号跨分割，分割缝隙处回流路径会变差，甚至形成谐振腔
去耦电容按频段分工：大电容（uF级）储能覆盖低频，小电容（nF/pF级）覆盖高频谐振
去耦电容要靠近负载电源引脚、走线短、过孔就近，放置位置决定有效去耦频段
目标阻抗Ztarget = 允许压降/瞬态电流，是所有去耦设计的出发点，按实际需求算而非套值
面试官考察点
考察点拆解
面试官问PI，重点考察：第一，你懂不懂电源平面是低阻抗网络，而不是“一块铺铜”这么简单；第二，你会不会做平面分割，知道分割对高速信号回流和电源阻抗的影响；第三，你懂不懂去耦电容的频段分工和放置规则，能不能解释“为什么小电容要靠近引脚”；第四，你懂不懂目标阻抗这个概念，知道去耦设计是从瞬态电流需求反推的。
追问方向：目标阻抗怎么算、去耦电容怎么选值、为什么电源平面分割会引发谐振、去耦电容放置为什么重要、PI和SI怎么配合。
回答思路
答题主线
建议按“PI是什么 → 电源平面 → 平面分割 → 去耦网络 → 目标阻抗与闭环”来答，体现你从阻抗和频段的物理层面理解PI。
先讲PI本质：电源平面是低阻抗供电网络，满足瞬态电流。
讲电源平面：完整平面的好处，为什么比走线供电好。
讲平面分割：分割的规则与跨分割回流、谐振风险。
讲去耦：电容频段分工、放置规则、回流路径。
讲目标阻抗：Ztarget怎么算，去耦设计怎么闭环。
参考回答
我先讲PI的本质，再落到设计方法。
第一，PI是什么。电源完整性（PI）要保证的是：芯片在瞬间抽取大电流时，其电源引脚上的电压波动不超过允许范围。这个电压波动 = 瞬态电流 × 电源路径阻抗。所以PI设计的核心就是把电源路径的阻抗在芯片工作频段内压到足够低，也就是满足目标阻抗。
第二，电源平面。完整电源平面的好处是：它是大面积铜箔，阻抗低、分布电感小，能同时作为供电和回流路径。相比用走线供电，平面的电压降和电感都小得多。所以高速PCB一般要求关键电源用完整平面供电，不轻易挖空。
第三，平面分割。不同电压的电源轨需要分割平面（比如3.3V、1.8V、1.2V各一块）。分割要注意几点：
高速信号走线不能跨分割，否则回流路径被迫绕行，回流面积增大、串扰和辐射变差；
分割缝隙形成窄槽，在缝隙上方走线尤其危险；
平面分割还可能形成电源平面的谐振腔，在特定频率产生阻抗峰值，需要结合去耦抑制。
分割是必要的（不同电压），但要控制好位置和回流。
第四，去耦网络。去耦电容按频段分工：
大容量电容（uF级，如钽/电解/大MLCC）：储能为主，覆盖较低频段的瞬态需求；
小容量电容（nF/pF级MLCC）：利用自身谐振点覆盖高频，抑制电源平面高频噪声。
关键是放置位置：去耦电容要尽量靠近负载芯片的电源引脚，走线要短、过孔要就近，因为电容引线/过孔的寄生电感决定了它真正有效的频段，放远了再大的电容也发挥不出来。
第五，目标阻抗与闭环。目标阻抗 Ztarget = 允许的最大电压纹波 / 最大瞬态电流，是去耦设计的出发点。从Ztarget反推需要多少电容、什么容值、覆盖什么频段，然后用仿真（PDN阻抗曲线）验证是否在整个频段都低于目标阻抗，最后用实测（如示波器测动态负载下的电压跌落）闭环确认。
总结：PI = 低阻抗电源平面 + 合理的平面分割 + 频段配合的去耦网络，以目标阻抗为准绳闭环验证。
