扫码关注
LLC明明设计成ZVS，为什么实机还是硬开通？
一台LLC样机，原理图参数按计算书设计，控制器也工作在“应该有ZVS”的频率区间。满载效率正常，但轻载一升温，半桥MOSFET的VDS尖峰突然变高；继续缩短死区，波形更糟；换成更高耐压MOS以后，器件暂时不炸了，损耗却上去了。这个现场最容易犯的错误，是把“LLC拓扑具备ZVS能力”直接等同于“当前MOSFET已经实现ZVS”。
一、为什么“死区够长”仍然可能没有ZVS？
把半桥节点从高母线搬到低母线，需要对上下管的Coss/Qoss进行充放电。粗略理解就是：可用换流电流越大、所需转移电荷越小、死区越充足，越容易在下一次开通前把VDS拉到接近0 V。但这三个量都不是常数。MOSFET的输出电容是强非线性的；轻载时谐振电流可能明显下降；工作频率和磁化电感又会改变关断瞬间的电流。
Infineon针对LLC主侧MOSFET选型的应用资料明确把死区和MOSFET关断末端电流列为ZVS关键参数；TI的LLC设计资料也要求根据器件输出电容/电荷、dv/dt和磁化电感来设计ZVS条件。这说明工程上不能只拿一个固定dead time去覆盖所有工况。
二、示波器上应该看什么，才能避免“自我证明”
最小测量集合不是“只看VDS”。建议至少同步采集：即将开通MOSFET的VGS、同一器件VDS、谐振电流或一次侧电流。触发点放在Gate边沿附近，然后把时间轴放大到死区。若VGS上升时VDS仍明显高于0 V，说明存在硬开通；如果VDS已经换到近0 V并出现体二极管导通区，再进入VGS上升，则更接近真正的ZVS。
另一个常见坑是把高dv/dt节点上的测量伪影当成电路尖峰。普通10×探头用几厘米地线去量半桥VDS，本身就是一个拾取环路；示波器看到的尖峰可能包含探头地线电感和共模耦合。优先使用差分高压探头，或在合适电压等级下用极短弹簧地，先做测量交叉验证，再决定是否加Snubber。
三、四类根因不要混在一起调
如果是换流电流不足，单纯加长死区可能只会让体二极管导通更久，却仍不能在边界工况完成理想换向；如果是器件Qoss太大，换一颗RDS(on)更低但芯片面积更大的MOSFET，反而可能因为输出电荷更大让轻载ZVS更难；如果是驱动传播延迟和上下管实际dead time不一致，那么控制器寄存器里的“死区值”并不等于MOSFET脚上的真实死区。
从电荷角度可以做一个很实用的第一性判断：死区内可提供的换流电荷约为∫i(t)dt，而节点完成换向需要处理上下管与寄生相关的等效电荷。若前者小于后者，再怎么“名义上处于LLC感性区”也不会自动ZVS。这个判断比只比较频率是否高于谐振点更直接。
磁化电感Lm也不是越大越好。Lm大，可以降低磁化电流和循环损耗，但换流可用电流也可能下降；Lm减小，有利于ZVS，却会增加循环电流、一次侧RMS电流和铜损。这里不存在一个脱离负载范围、输入范围和器件Coss的“最佳Lm”。成熟设计必须把ZVS、导通损耗、频率范围和磁件损耗一起权衡。
同样，死区也不是越长越保险。VDS已经到0 V以后继续等待，会增加体二极管导通时间；某些器件体系下还要重新评估反向恢复、第三象限导通压降和额外损耗。优化目标应是“刚好留出制造和温度裕量”，而不是把dead time无限放大。
四、怎么证明问题真的解决，而不是“波形暂时变漂亮”
把问题闭环，至少要扫四个维度：输入低线/高线、负载从轻载到满载、冷机到热稳态、器件/磁件公差。每个关键点记录VGS/VDS/Ir时序，再同步看效率、MOS温升、变压器温升和EMI。因为你为了恢复ZVS而增加的循环电流，可能把效率和温升推坏；为了压尖峰加的Snubber，可能解决了VDS但把热损耗转移到了电阻；为了延长死区，可能增加体二极管导通和反向恢复应力。
声明：
本文由凡亿教育整理，转载请注明来源！
投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
