扫码关注
核心要点速览
运放输入端是高阻抗节点，最容易拾取干扰，走线必须最短
去耦电容要紧靠电源引脚，小电容放最里面，大电容在外层
反馈电阻尽量靠近反相输入端，减少寄生电容影响稳定性
模拟地和数字地策略要根据电路类型选择，不是一律分割
同相输入端的偏置电阻下方可以挖空减少寄生电容
面试题
运放电路PCB布局时，怎么设计才能降低噪声？
面试官考察点
这道题考察的是模拟电路设计的基本功。面试官想知道你对模拟信号的理解够不够深，有没有实际画板的经验，对寄生参数有没有概念。只会抄参考设计的人往往说不出为什么要这么布局，而有经验的工程师能讲出每一步的原理和对应的噪声来源。
回答思路
运放的两个输入端是高阻抗节点，输入阻抗通常是兆欧甚至吉欧级别，非常容易拾取空间中的电磁干扰。走线越长，等效接收天线越长，拾取的噪声越多。
具体做法：输入信号从连接器进来后，直接走到运放输入端，中间尽量少打过孔，不走多余的绕线。同相输入端的偏置电阻尽量靠近引脚，反馈网络也尽量靠近反相输入端，把高阻抗节点的面积降到最小。
运放的电源引脚是噪声进入运放内部的另一条路径。电源线上的纹波和噪声如果直接加到运放电源引脚，会被运放内部电路放大或耦合到输出端。
具体做法：每个运放电源引脚旁放一个0.1微法的陶瓷去耦电容，引脚和电容之间的走线尽量短，过孔尽量少。电容的另一端直接接到地平面。如果是正负电源供电，正负电源脚都要加去耦电容，而且两个电容的接地端要尽量靠近，减少地环路。
接地是运放降噪最关键也最容易出问题的环节。地线上的压降和地弹噪声会直接影响运放的参考电位，进而影响输出精度。
具体做法：优先使用完整的地平面，提供低阻抗的回流路径。运放下方的地平面保持完整，不要分割。如果是模数混合电路，模拟地和数字地在ADC/DAC下方单点连接，或者在电源入口处汇合。反馈电阻的接地端要接到模拟地，不要接数字地。
反馈电阻和电容的位置会影响运放的稳定性和噪声。如果反馈网络离输入端太远，走线的寄生电容会和反馈电阻形成额外的极点，可能导致相位裕度不足。
具体做法：反相输入端的反馈电阻Rf和Rg尽量靠近反相输入引脚，让反相输入端到电阻的走线最短。反馈电阻下方如果有地平面，可以考虑在对应区域挖空（cut out），减少寄生电容。但这只在超高频或超高精度场景下才有必要，一般运放电路不需要这么做。
对于高精度或高增益的运放电路（比如微伏级信号放大），输入端还需要做屏蔽处理，防止外界电磁干扰耦合到高阻抗节点。
具体做法：在输入走线周围用地线做包地处理，包地线每隔一段距离打接地过孔。如果是差分输入的仪表放大器，两条输入走线要对称平行走线。输入端的连接器屏蔽壳要360度接地，不要只接一个引脚。
追问方向
追问一：去耦电容为什么要一大一小两个？
大电容（比如10微法电解或钽电容）的等效串联电感较大，高频特性不好，主要滤除中低频的电源纹波。小电容（0.1微法陶瓷电容）的高频特性好，等效串联电感小，可以滤除高频噪声。两者并联使用，在宽频率范围内都能提供低阻抗的去耦效果。实际放置时小电容放最靠近引脚的位置，大电容放外面。
追问二：模拟地和数字地一定要分开吗？
不一定。纯模拟电路或纯数字电路都不需要分地。只有模数混合电路，且数字部分的电流变化大、噪声强时，才需要考虑分割地层。分割的目的是不让数字地的大电流流过模拟地区域，产生地电位差。如果地层面积不大、数字电流也不大，统一用一个地平面可能效果更好。分割不当反而会增加回流路径长度，引入更多EMI问题。
追问三：运放输出端的走线有什么要求？
输出端是低阻抗节点，抗干扰能力比输入端强得多，所以对走线长度和形状的敏感度没那么高。但也要注意不要让输出走线靠近输入走线，防止输出信号通过寄生电容耦合回输入端，形成自激振荡。输出端驱动容性负载时还要考虑稳定性问题，必要时加隔离电阻。
追问四：为什么反馈电阻下方有时候要挖空地平面？
反馈电阻和地平面之间存在寄生电容，这个电容会和反馈电阻一起形成一个低通滤波效应，在高频时改变反馈网络的增益和相位，可能导致运放相位裕度下降甚至自激。挖空地平面就是为了减小这个寄生电容。但对于一般带宽（几兆赫以下）的运放电路，寄生电容的影响很小，不需要挖空。只有高频运放或超高精度应用才需要考虑。
失分表达
常见失分点一："运放下方不能有地平面"
这是完全错误的。运放下方有完整的地平面是好事，可以提供屏蔽和低阻抗回流。说的是特定情况下反馈电阻下方可能需要局部挖空，不是整个运放下方都不能有地。
常见失分点二："模拟地和数字地必须用磁珠连接"
磁珠只是单点连接的一种方式，不是必须的。很多情况下用0欧姆电阻或者直接铜皮连接就可以。用什么连接取决于噪声频率和电流大小，不能一概而论。而且很多模数混合芯片的 datasheet 会推荐具体的接地方案，优先按厂商建议来。
常见失分点三："去耦电容越多越好"
去耦电容数量要合适，过多的电容不仅增加成本和占用空间，还可能因为谐振问题在某些频率点产生更高的阻抗。关键是电容的容值搭配和放置位置，不是数量越多越好。
准备动作
实操准备
找一块实际的模拟电路PCB（比如音频放大板、传感器信号调理板），仔细看运放周围的布局，量一下去耦电容到引脚的距离，看看反馈电阻放在什么位置。如果有条件，用示波器测一下运放电源引脚的纹波，对比加去耦和没加去耦的区别。
知识点巩固
复习运放的噪声模型：电压噪声、电流噪声、电阻热噪声。了解1/f噪声和白噪声的区别。算一算你常用的运放在1kHz处的噪声电压密度，对噪声的量级有直观概念。
常见问题补充
核心关键词
运放布局、噪声抑制、去耦电容、模拟地、反馈网络、寄生电容、输入端屏蔽、地平面、相位裕度、单点接地
